[发明专利]一种基于PCI-E总线的北斗B码授时同步装置

权利要求书

1.一种基于PCI-E总线的北斗B码授时同步装置，其特征在于，该装置包括北斗接收模块（8）、FPGA可编程逻辑器（9）、PCI-E接口（10）和计算机（11），所述北斗接收模块（8）连接并向FPGA可编程逻辑器（9）传输GPRMC定位信息（12），所述FPGA可编程逻辑器（9）通过PCI-E接口（10）连接计算机（11），所述FPGA可编程逻辑器（9）中虚拟出一RAM存储器，FPGA可编程逻辑器（9）解调出的相应时区时间存入此虚拟的RAM存储器中，并且通过相应的触发信号触发PCI-E接口（10）中断读取此RAM存储器中的时区时间给计算机（11）。

2.根据权利要求1所述的基于PCI-E总线的北斗B码授时同步装置，其特征在于，所述FPGA可编程逻辑器（9）包括相互连接的卫星时间解码模块（13）和主控制模块（15），所述主控制模块（15）虚拟出一个双口RAM存储器模块（14），所述卫星时间解码模块（13）接收GPRMC定位信息（12），解出UTC时间并转化为北京时间写入双口RAM存储器模块（14）中；

所述PCI-E接口（10）包括PCI-E接口芯片（18）、PCI-E总线（19）和配置存储器（20），所述PCI-E总线（19）连接PCI-E接口芯片（18），所述PCI-E接口芯片（18）连接配置存储器（20），所述主控制模块（15）连接PCI-E接口芯片（18），主控制模块（15）发出PPS触发信号（17）触发PCI-E接口芯片（18）进入中断程序，所述PCI-E接口芯片（18）通过地址数据信号通路（16）读取双口RAM存储器模块（14）里面的北京时间信息并通过PCI-E总线（19）传递给计算机（11）。

3.根据权利要求1所述的基于PCI-E总线的北斗B码授时同步装置，其特征在于，所述北斗接收模块（8）采用N303北斗模块。

4.根据权利要求2所述的基于PCI-E总线的北斗B码授时同步装置，其特征在于，所述FPGA可编程逻辑器（9）采用EP2C5T144C8N芯片。

5.根据权利要求2所述的基于PCI-E总线的北斗B码授时同步装置，其特征在于，所述PCI-E接口芯片（18）采用CH368芯片。