[发明专利]一种接收机的数字下变频方法及装置

说明书

技术领域

本发明涉及一种数字下变频的方法及装置，属于数字中频技术领域。

背景技术

目前全数字中频技术的接收机产品也屡见不鲜，但能分析宽带频谱信号的接收机确不多。而且就数字下变频来说，一般的方法都是由NCO(数字控制振荡器)产生本振信号，再通过数字混频器进行正交解调，将接收到的中频信号下变频到零中频；接着经过数字低通滤波器进行抗混叠滤波和信号提取。但是这种方法在FPGA中实现时需要大量的乘操作，即需要大量的乘操作，不仅消耗了大量FPGA的资源，在FPGA运行时也需要大量计算时间。

发明内容

发明目的：本发明的目的是在接收机中针对现有数字下变频方式，在特殊的中频和采样频率下，提出一种数字下变频方法及装置，通过在FPGA中不需要使用乘法器的混频方法以及只需普通FIR滤波器一半乘法器的低通抽取滤波器，来实现宽带接收机的数字下变频。

技术方案：为实现上述发明目的，本发明采用如下技术方案：

一种接收机的数字下变频方法，用于对中频为AMHz，带宽小于2A/3MHz的模拟信号进行下变频，所述方法包括：

(1)通过模数转换器采用4A/3MHz的采样频率对模拟信号进行带通采样，得到频率为2A/3MHz的两路采样信号，分别为偶数路信号p0(n)和奇数路信号p1(n)；n为自然数；

(2)对采样后的信号进行定点数字混频，混频后信号分为I路和Q路两路，其中数字混频后I路信号的取值为：n为偶数时取值p0(n)；n为奇数时取值-p0(n)，Q路信号的取值为：n为偶数时取值p1(n)；n为奇数时取值-p1(n)；

(3)分别对混频后的I路信号和Q路信号通过FIR低通滤波器进行低通抽取滤波，得到I路和Q路的最终输出信号；其中，I路信号进行低通抽取滤波时，使用FIR滤波器系数中的偶数序号系数值，Q路信号进行低通抽取滤波时，使用FIR滤波器系数中的奇数序号系数值。

进一步地，所述步骤(3)在进行低通抽取滤波时，根据FIR滤波器系数的对称性，先进行加法运算，然后把加法运算的结果再进行串行的乘累加运算，得到滤波结果。

进一步地，所述乘累加运算操作由多个乘法器和寄存器构成的流水线运算结构实现。

接收机的数字下变频装置，包括：

带通采样模块，用于对中心频点为AMHz，带宽小于2A/3MHz的模拟信号使用4A/3MHz的采样频率进行带通采样，输出频率为2A/3MHz的两路采样信号，分别为偶数路信号p0(n)和奇数路信号p1(n)；n为自然数；

定点数字混频模块，用于对采样后的信号进行定点数字混频，混频后信号分为I路和Q路两路，其中数字混频后I路信号的取值为：n为偶数时取值p0(n)；n为奇数时取值-p0(n)，Q路信号的取值为：n为偶数时取值p1(n)；n为奇数时取值-p1(n)；

以及，低通抽取滤波器模块，用于分别对混频后的I路信号和Q路信号通过FIR低通滤波器进行低通抽取滤波，得到I路和Q路的最终输出信号；其中，I路信号进行低通抽取滤波时，使用FIR滤波器系数中的偶数序号系数值，Q路信号进行低通抽取滤波时，使用FIR滤波器系数中的奇数序号系数值。

有益效果：本发明能在不需要乘法器的情况下进行数字混频，同时能在比普通FIR滤波器节省一半乘法器的情况下完成低通抽取滤波。节省了大量的FPGA资源与运算时间，实现了接收机数字下变频的实时性。

附图说明

图1是本发明中整个数字下变频模块的整体结构框图。

图2是本发明中整个带通采样过程的FPGA模块框图。

图3是本发明中数字定点混频模块结构框图。

图4是本发明中I路低通抽取滤波器模块的结构框图。

具体实施方式

下面结合附图对本发明的技术方案进行详细说明：

本发明实施例公开的数字下变频方案是以160MHz带宽接收机中的实现为例，针对中频为300MHz，采样频率为400MHz的数字中频信号的数字下变频方案。由采样定理得，一个中频为300MHz，带宽为160MHz的模拟信号经过400MHz的采样频率采样后，频谱会进行搬移，其中正频率部分的信号搬移到了(-180MHz,-20MHz)上。此时只需通过数字混频把频谱向右搬移100MHz并且进行低通抽取滤波就能实现数字下变频。