[发明专利]用于混合存储器的系统、方法和装置

权利要求书

1.一种存储器设备，包括：

逻辑管芯，所述逻辑管芯包括用于支持输入/输出接口和分组处理操作的逻辑电路；以及

堆叠在所述逻辑管芯上的多个存储器管芯，每一个所述存储器管芯包括存储器管芯部分，每一个存储器管芯部分包括存储器阵列和输入/输出逻辑电路；

其中，所述逻辑管芯还包括多个逻辑电路部分，其中每一个逻辑电路部分通过硅通孔耦合到所述存储器管芯部分中的垂直对齐的多个存储器管芯部分，每一个逻辑电路部分包括以下逻辑电路：

内建自测试逻辑电路，用于提供对所述多个存储器管芯的所述存储器阵列的测试，以及

动态错误变通措施逻辑电路，用于提供处理出现在所述多个存储器管芯的所述一个或多个存储器管芯部分的所述存储器阵列中的软错误和硬错误的能力，其中处理软错误和硬错误包括所述逻辑管芯的所述动态错误变通措施逻辑电路以第一方式处理软错误并且以第二方式处理硬错误。

2.根据权利要求1所述的存储器设备，其中，所述逻辑管芯的所述动态错误变通措施逻辑电路包括错误检查和校正逻辑电路，用于检查出现在存储器中的错误并且尝试校正检测到的软错误。

3.根据权利要求2所述的存储器设备，其中，所述错误检查和校正逻辑电路包括博斯-乔赫里-霍克文黑姆纠错码。

4.根据权利要求1所述的存储器设备，其中，所述逻辑管芯的所述动态错误变通措施逻辑电路包括冗余控制逻辑电路，用于提供资源以寻址针对所述一个或多个存储器管芯部分中的至少一个的硬错误。

5.根据权利要求4所述的存储器设备，其中，所述冗余控制逻辑电路用于响应于测试结果而关闭存储器管芯部分的存储器阵列的一个或多个部分。

6.根据权利要求5所述的存储器设备，其中，由所述冗余控制逻辑电路对存储器阵列的部分的关闭是永久的。

7.根据权利要求5所述的存储器设备，其中，由所述冗余控制逻辑电路关闭存储器阵列的一个或多个部分包括关闭存储器的列。

8.根据权利要求5所述的存储器设备，其中，所述冗余控制逻辑电路包括多路复用器逻辑电路，所述多路复用器逻辑电路用于针对所述一个或多个存储器管芯部分的存储器阵列中的关闭来跟踪存储器的部分。

9.根据权利要求1所述的存储器设备，其中，所述逻辑管芯的所述动态错误变通措施逻辑电路包括高速缓存行禁用逻辑电路，用于禁用存储器页或行。

10.根据权利要求9所述的存储器设备，其中，所述逻辑管芯还包括标签高速缓存器。

11.根据权利要求1所述的存储器设备，其中，所述逻辑管芯的所述逻辑电路包括输入/输出逻辑电路，所述输入/输出逻辑电路用于支持所述输入/输出接口和用于支持所述分组处理操作的分组处理逻辑电路。

12.根据权利要求1所述的存储器设备，其中，所述存储器设备在具有两级或者更多级存储器的计算系统中提供第一级存储器，所述计算系统包括位于所述存储器设备外部的第二级存储器，所述第二级存储器具有多个存储器块。

13.根据权利要求1所述的存储器设备，其中，所述逻辑管芯还包括下列中的一个或多个：

自适应功率逻辑电路，用于修改输送到所述存储器管芯的功率；以及

自适应刷新逻辑电路，用于修改存储器刷新之间的时间。