[发明专利]半导体封装体和防护单元

说明书

相关申请的交叉引用

本申请要求2014年3月24日向韩国知识产权局提交的申请号为10-2014-0034034的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及一种半导体封装体，且更具体地，涉及一种具有穿通硅通孔(TSV)的半导体封装体。

背景技术

近来，随着对半导体产品的高集成度和高容量的需求，已经提出了具有在垂直方向上层叠的多个半导体芯片的结构。具有在垂直方向上层叠的多个半导体芯片的结构的代表性实例可以包括具有经由TSV层叠的多个半导体芯片的结构。

经由TSV层叠的多个半导体芯片可以被封装用于商业化。半导体封装体指的是如下结构：利用模制树脂或陶瓷来密封，使得形成在其中的具有微型电路的半导体芯片免受外部的影响并且被安装在电子设备中。

发明内容

在一个实施例中，一种半导体封装体可以包括：多个从芯片，其经由穿通硅通孔(TSV)层叠在主芯片之上。半导体封装体还可以包括第一防护单元，其被设置在从芯片的每个的周围。另外，半导体封装体可以包括第二防护单元，其形成在离第一防护单元的第一距离处，并且被设置在主芯片处。

在一个实施例中，一种半导体封装体可以包括半导体芯片，其层叠在插入件的顶表面的一侧。半导体封装体还可以包括控制芯片，其层叠在插入件的顶表面的另一侧。另外，半导体芯片可以包括多个防护单元。

在一个实施例中，一种半导体封装体可以包括第一防护单元，其被配置成设置在多个从芯片的外部。半导体封装体还可以包括第二防护单元，其被配置成设置在主芯片的外部。此外，第二防护单元被设置成与第一防护单元有一距离，并且被配置在允许层叠多个从芯片的高度。

附图说明

图1是图示根据本发明的一个实施例的半导体封装体的结构的图；

图2是图示根据本发明的一个实施例的半导体封装体的第一防护单元、第二防护单元和虚设图案部分的图；

图3是图示根据本发明的一个实施例的半导体封装体的第一防护部分和第二防护部分的结构的图；

图4A和图4B是图示根据本发明的一个实施例的半导体封装体的虚设图案部分的结构的图；

图5是图示根据本发明的一个实施例的半导体封装体的结构的图；

图6是图示根据本发明的一个实施例的半导体封装体的第一防护单元至第四防护单元和虚设图案部分的图；以及

图7图示了利用根据本发明的一个实施例的存储器控制器电路的系统的框图。

具体实施方式

在下文中，将参照附图经由各种实施例来描述根据本发明的半导体封装体。为了封装经由TSV层叠的多个半导体芯片，必须要执行模制工艺。然而，在模制工艺期间，在半导体芯片中可能出现裂缝，或者半导体芯片的可靠性可能由于潮湿而降低。各种实施例针对一种包括两个或更多个防护单元以改善其可靠性的半导体封装体。

参见图1，半导体封装体100可以包括：主芯片110、第一从芯片121至第三从芯片123、穿通硅通孔(TSV)130、模制部分140。第一从芯片121至第三从芯片123可以被配置成层叠在主芯片110之上。TSV 130可以被形成为穿通第一从芯片121至第三从芯片123。模制部分140可以被配置成覆盖主芯片110的包括多个从芯片120的顶表面，以保护多个从芯片120免受外部环境的影响。主芯片100可以被配置成具有比多个从芯片200更大的尺寸。这是因为根据本发明的一个实施例的半导体封装体100包括两个或更多个防护单元以防止由潮湿或裂缝引起的封装体缺陷。另外，防护单元之中的第二防护单元被设置在主芯片110处。

参见图2，除了图1中所示的部件之外，根据一个实施例的半导体封装体100还可以包括：第一防护单元210、第二防护单元220和虚设图案部分230。

第一防护单元210可以被配置成形成在第一从芯片121至第三从芯片123的最外面的部分，以保护相应的从芯片120。