[发明专利]半导体装置

说明书

本发明的半导体装置包括：第一导电型的半导体层，其由SiC构成；第二导电型的主体区域，其形成于所述半导体层的表层部；栅沟道，其通过从所述半导体层的表面下挖而形成，且底面形成于所述半导体层的所述主体区域的下方的部分；第一导电型的源区域，其在所述主体区域的表层部与所述栅沟道的侧面相邻而形成；栅绝缘膜，其形成于所述栅沟道的所述底面及所述侧面上，且所述底面上的部分的厚度大于所述侧面上的部分的厚度；栅电极，其经由所述栅绝缘膜埋设于所述栅沟道；注入层，其通过第二导电型杂质的注入而形成于所述半导体层的从所述栅沟道的底面至所述半导体层的厚度方向中途部的部分。

本申请是申请号为201080016444.4、申请日为2010年4月5日、发明名称为“半导体装置及半导体装置的制造方法”的分案申请。

技术领域

本发明涉及使用了SiC的半导体装置及其制造方法。

背景技术

近年，作为用于实现高耐压、低通态电阻的下一代的功率设备材料，一直所研讨的是使用SiC(硅碳化物：碳化硅)的使用。

另外，作为用于功率设备的微细化及降低通态电阻的结构，公知的是沟道栅结构。例如，在功率MOSFET中，主流是采用沟道栅结构的功率MOSFET。

图12是现有的具有沟道栅型VDMOSFET的SiC半导体装置的示意剖面图。

半导体装置101具有构成半导体装置101的基体的N⁺型的SiC基板102。在SiC基板102的Si面(硅面)上层叠有由与SiC基板102相比低浓度地掺杂了N型杂质的SiC(硅碳化物：碳化硅)构成的N^-型的外延层103。外延层103的基层部构成维持了外延成长后的状态的N^-型的漏区域104。另外，在外延层103的漏区域104上，P型的主体区域105与漏区域104相接而形成。

在外延层103上从其表面117(Si面)下挖而形成栅沟道106。栅沟道106在层厚方向上贯通主体区域105，其最深部(底面116)到达漏区域104。

在栅沟道106内，通过使栅沟道106的侧面114及底面116热氧化，由SiO₂构成的栅绝缘膜107形成于栅沟道106的内面整个区域。

而且，通过利用高浓度地掺杂了N型杂质的多晶硅完全填埋栅绝缘膜107的内侧，而在栅沟道106内埋设栅电极108。

在外延层103的表层部，在相对于栅沟道106与栅宽度正交的方向(图12的左右方向)的两侧形成有N⁺型的源区域109。源区域109沿着栅沟道106在沿着栅宽度的方向上延伸，其底部与主体区域105相接。

另外，在外延层103形成有从其表面117贯通与栅宽度正交的方向上的源区域109的中央部且与主体区域105连接的P⁺型的主体接触区域110。

在外延层103上层叠有由SiO₂构成的层间绝缘膜111。在层间绝缘膜111上形成有源配线112。源配线112接地。而且，源配线112经由在层间绝缘膜111上形成的接触孔113而与源区域109及主体接触区域110电连接。

在SiC基板102的背面(碳面：C面)形成有漏配线115。

以在源配线112和漏配线115之间(源-漏间)产生了规定的电位差的状态，对栅电极108施加规定的电压(栅阈值电压以上的电压)，由此利用来自栅电极108的电场在主体区域105的与栅绝缘膜107之间的界面附近形成沟道。由此，在源配线112和漏配线115之间流动电流，VDMOSFET成为导通状态。

现有技术文献

专利文献1：特开2008-294210号公报