[发明专利]在集成电路中形成栅栏导体

权利要求书

1.一种用于在半导体集成电路裸片中形成栅栏导体的方法，所述方法包括以下步骤：

将第一电介质沉积在半导体衬底的一面上，所述第一电介质具有预定的厚度；

在所述第一电介质中形成至少一个沟槽，所述至少一个沟槽的深度小于所述第一电介质的所述厚度，其中所述至少一个沟槽具有从100纳米到2000纳米的深度；

将导电膜沉积在所述第一电介质上，包含沉积在所述至少一个沟槽的壁及底部上；

从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述导电膜的部分，其中所述导电膜仅保留在所述至少一个沟槽的所述壁上；

将第二电介质沉积在所述至少一个沟槽的所述壁上的所述导电膜之间；及

移除所述第二电介质的一部分以暴露所述至少一个沟槽的所述壁上的所述导电膜的顶部部分。

2.根据权利要求1所述的方法，其中在所述移除所述第二电介质的一部分以暴露所述至少一个沟槽的所述壁上的所述导电膜的顶部部分的步骤之后，所述方法进一步包括将所述至少一个沟槽的所述壁上的所述导电膜的部分分离成独立栅栏导体的步骤。

3.根据权利要求1所述的方法，其中在所述从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述导电膜的部分的步骤之后，所述方法进一步包括将所述至少一个沟槽的所述壁上的所述导电膜的部分分离成独立栅栏导体的步骤。

4.根据权利要求2所述的方法，其中所述分离所述导电膜的部分的步骤包括借助反应离子蚀刻RIE分离所述导电膜的部分的步骤。

5.根据权利要求4所述的方法，其进一步包括用电介质填充通过所述RIE形成的间隙及对其进行化学机械平面化CMP抛光的步骤。

6.根据权利要求1至5中任一者所述的方法，其中所述第一电介质具有从100纳米到2000纳米的厚度。

7.根据权利要求1至5中任一者所述的方法，其中所述至少一个沟槽具有从100纳米到2000纳米的宽度。

8.根据权利要求1至5中任一者所述的方法，其中所述导电膜具有从10纳米到1000纳米的厚度。

9.根据权利要求1至5中任一者所述的方法，其中所述第二电介质具有从100纳米到2000纳米的厚度。

10.根据权利要求1至5中任一者所述的方法，其中所述导电膜包括铝膜。

11.根据权利要求1至5中任一者所述的方法，其中所述导电膜选自由以下各项组成的群组：Ta、TaN、Ti、TiN、Si、WSi及CoSi。