[实用新型]时间数字转换器及时间测量装置有效

专利信息
申请号: 201420866945.7 申请日: 2014-12-30
公开(公告)号: CN204347455U 公开(公告)日: 2015-05-20
发明(设计)人: 张明;符强;魏建中 申请(专利权)人: 杭州士兰微电子股份有限公司
主分类号: G04F10/04 分类号: G04F10/04
代理公司: 北京成创同维知识产权代理有限公司 11449 代理人: 蔡纯;刘锋
地址: 310012*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 时间 数字 转换器 测量 装置
【权利要求书】:

1.一种时间数字转换器,其特征在于,用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔,包括:

M个非门,所述M个非门依次串联连接,所述M个非门中的第1个非门的输入端接收起始触发信号,第M个非门的输出端提供计数器触发信号,M为大于等于1的自然数;

M-1个异或门,所述M-1个异或门中的每个异或门的第一输入端和第二输入端分别连接至相应的一个非门的输出端以及下一个非门的输出端;

计数器,接收计数器触发信号,并且对计数器触发信号进行计数;以及

数据组合模块,与M个非门、M-1个异或门和计数器各自的输出端连接,并且接收终止触发信号,

其中,所述数据组合模块根据M个非门的输出和计数器的输出产生表征时间间隔的测量数据,以及根据所述M-1个异或门产生表征测量状态的校验数据。

2.根据权利要求1所述的时间数字转换器,其特征在于,在起始触发信号经过第M个非门之后,计数器加1,同时将起始触发信号传送至第1个非门重新开始传送周期。

3.根据权利要求2所述的时间数字转换器,其特征在于,在接收到终止触发信号时,所述时间数字转换器停止计数,并且输出测量数据。

4.根据权利要求2所述的时间数字转换器,其特征在于,所述时间数字转换器根据计数器的计数值N和在当前的传送周期中起始触发信号经过的i个非门计算时间间隔Tdata=(N*M+i)*t,其中,t为待测信号经过单个非门所需的时间。

5.根据权利要求1所述的时间数字转换器,其特征在于,在起始触发信号经过第2至第M个非门中的每一个时,所述时间数字转换器根据相应的一个异或门的输出结果对所述非门的输出进行实时校验。

6.根据权利要求5所述的时间数字转换器,其特征在于,在起始触发信号经过第2至第M个非门中的每一个时,所述时间数字转换器将相应的一个异或门的输出结果作为校验数据而输出。

7.根据权利要求6所述的时间数字转换器,其特征在于,在起始触发信号经过第i个非门并且第i-1个异或门的输出为0时,所述校验数据指示测量错误。

8.根据权利要求6所述的时间数字转换器,其特征在于,在起始触发信号经过第i个非门并且第i-1个异或门的输出为1时,所述校验数据指示测量有效。

9.一种时间测量装置,其特征在于,包括如权利要求1至8中任一项所述的时间数字转换器、主控模块、PCI接口、晶振模块、数字模拟转换器、比较模块、滤波模块和分压模块,其中,

所述晶振模块与所述时间数字转换器相连,为时间数字转换器提供时钟振荡信号;

所述PCI接口与上位机和所述主控模块相连,用于接收上位机发出的控制命令,并发送至所述主控模块;

所述主控模块用于接收所述控制命令,并根据所述控制命令对时间数字转换器和数字模拟转换器进行控制;

所述分压模块用于将待测信号的幅度缩小,并发送至所述滤波模块;

所述滤波模块用于将待测信号中高于预设频率的干扰信号滤除,并发送至所述比较模块;

所述数字模拟转换器用于在主控模块的控制下生成所述比较模块所需的模拟电平信号,并发送至所述比较模块;

所述比较模块用于将待测信号与所述数字模拟转换器发送的模拟电平信号进行比较,输出起始触发信号和终止触发信号;

所述时间数字转换器模块用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔。

10.根据权利要求9所述的时间测量装置,其特征在于,所述分压模块由多个分压电阻和多个继电器组成,根据待测信号的幅度大小选择合适的分压电阻。

11.根据权利要求9所述的时间测量装置,其特征在于,所述晶振模块由有源晶振组成。

12.根据权利要求9所述的时间测量装置,其特征在于,所述滤波模块包括多个预设频率,根据待测信号的频率大小选择相应的预设频率。

13.根据权利要求9所述的时间测量装置,其特征在于,当所述主控模块接收到测试输出信号上升沿时间的控制命令时,控制所述时间数字转换器模块将上升幅度的10%作为起始触发电平,上升幅度的90%作为终止触发电平;当所述主控模块接收到测试输出信号下降沿时间的控制命令时,控制所述时间数字转换器模块将下降幅度的90%作为起始触发电平,下降幅度的10%作为终止触发电平;当所述主控模块接收到测试输出信号高电平时间的控制命令时,控制所述时间数字转换器模块将上升幅度的50%作为起始触发电平,上升幅度的50%作为终止触发电平;当所述主控模块接收到测试输出信号低电平时间的控制命令时,控制所述时间数字转换器模块将下降幅度的50%作为起始触发电平,下降幅度的50%作为终止触发电平;当所述主控模块接收到测试输入激励信号与输出响应信号之间时间间隔的控制命令时,控制所述时间数字转换器模块将输入激励信号上升幅度的50%作为起始触发电平,输出响应信号上升幅度的50%作为终止触发电平。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司,未经杭州士兰微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201420866945.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top