[实用新型]一种带金锡共晶焊盘的薄膜集成电路

说明书

技术领域

本实用新型涉及一种带金锡共晶焊盘的薄膜集成电路。

背景技术

薄膜集成电路是指通过蒸发、溅射、光刻、电镀以及刻蚀等薄膜工艺在电路基片上集成无源元件如电阻、电感和电容等而制备出的电路元件。与厚膜集成电路相比，薄膜集成电路的优点是所制作的元件参数范围宽、精度高、温度频率特性好，并且集成度较高、尺寸较小。因此，薄膜集成电路的用量越来越大。而薄膜集成电路的封装过程，大量使用金锡共晶焊料AuSn20（80-20wt%）。当金与锡的重量比为80：20（即AuSn20）时，处于Au-Sn共晶部位，熔点为280℃，此时，很小的过热度就可以使合金熔化并浸润。由于AuSn20焊接温度适中，屈服强度高，无需助焊剂，具有良好的浸润性，低粘滞性，高耐腐蚀性，高抗蠕变性能及良好的导热和导电性，因此被广泛应用于通讯，卫星，遥感，雷达，汽车，航空等领域的光电器件的焊接及封装。

传统的金锡合金封装工艺一般先将金锡合金预成型片放置于需要封装的区域，然后在金锡预成型片上放置元件，最后加热到280~320℃之间使金锡合金预成型片熔化，当温度降到熔点以下（如室温）便完成封装过程。使用金锡预成型片进行封装，有三个显著的缺点：第一，金锡预成型片放置于待封装区域，无法精确定位，从而导致封装精度差；第二，放置金锡预成型片的过程消耗时间，影响封装效率；第三，金锡合金预成型片最薄为25微米，而金锡焊盘封装金锡层厚度只需要3-5μm即可，因此，使用金锡合金预成型片成本高。

实用新型内容

本实用新型要解决的技术问题是提供一种提高了薄膜电路金锡共晶封装的效率以及降低封装所用金锡焊料成本的带金锡共晶焊盘的薄膜集成电路。

为解决上述问题，本实用新型采用如下技术方案：

一种带金锡共晶焊盘的薄膜集成电路，包括陶瓷基片，所述陶瓷基片表面覆有金属电极，所述金属电极在陶瓷基片上形成电路图形，所述陶瓷基片上还设有待电镀金锡共晶焊盘窗口，所述待电镀金锡共晶焊盘窗口上电镀有金锡合金层。

作为优选，所述金属电极为单层金属或多层金属。

作为优选，所述金锡合金层厚度为0.1~100μm。

作为优选，所述金锡合金层熔点为280~320℃。

本实用新型的一种金锡共晶焊盘的薄膜集成电路通过匀胶光刻制备出需要金锡封装的窗口，然后通过电镀的方法在窗口上镀上金锡合金层，形成金锡共晶焊盘，在封装过程中，可有效的克服金锡预成型片的上述三个缺点。因此，带金锡合金共晶焊盘的薄膜集成电路具有优势。

本实用新型的有益效果是：第一，金锡焊盘实现了精确定位；第二，不用放置金锡预成型片，提高了封装效率；第三，大大降低了金锡合金的用量，降低了封装所使用的金锡的成本。

附图说明

图1为本实用新型一种带金锡共晶焊盘的薄膜集成电路的平面图。

具体实施方式

参阅图1所示，一种带金锡共晶焊盘的薄膜集成电路，包括陶瓷基片1，所述陶瓷基片1表面覆有金属电极2，所述金属电极2在陶瓷基片1上形成电路图形，所述陶瓷基片1上还设有待电镀金锡共晶焊盘窗口3，所述待电镀金锡共晶焊盘窗口3上电镀有金锡合金层（未图示）。

所述金属电极2为单层金属或多层金属，单层金属，如银，铜，镍，锡或金等；多层金属，如钛钨/金，钛钨/镍/金/，钛/铜/金等。

所述金锡合金层厚度为0.1~100μm。

所述金锡合金层熔点为280~320℃。

制备方法：

先在陶瓷基片1的表面被覆上金属电极2，金属电极2可以是单层金属，如银，铜，镍，锡或金等，也可以是多层金属，如钛钨/金，钛钨/镍/金/，钛/铜/金等，被覆金属电极2的方法可以是印刷法，溅射法，蒸发法，化学镀或电镀法等。接着通过匀胶、光刻、刻蚀的方法制备出电路图形，然后通过匀胶、光刻的方法制备出待电镀金锡共晶焊盘窗口3。然后将陶瓷基片1置于金锡电镀药水进行电镀，窗口表面即可沉积形成金锡合金层，最后通过划切、清洗得到如图1所示的一种带金锡共晶焊盘的薄膜集成电路。

本实用新型的有益效果是：第一，金锡焊盘实现了精确定位；第二，不用放置金锡预成型片，提高了封装效率；第三，大大降低了金锡合金的用量，降低了封装所使用的金锡的成本。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本实用新保护范围为准。