[实用新型]应用四输入保护门的抗辐射锁存器

权利要求书

1.一种应用四输入保护门的抗辐射锁存器，其特征是，由7个传输门TG1～6，3个反相器INV1～3，3个二输入保护门(Double Input Guardgate,DIG)DIG1～3和一个四输入保护门构成，四路相同的输入信号中三路分别对应输入到输入端D1、D2、D3，输入端D1、D2、D3分别依次对应通过传输门TG1、传输门T G2、传输门TG3送入对应的二输入保护门DIG1～3，输入信号经输入端D1、输入端D2作为二输入保护门DIG1的输入，二输入保护门DIG1的输出A经过反相器INV1和传输门TG5连至输入端D1；输入端D2、输入端D3作为二输入保护门DIG2的输入，二输入保护门DIG2的输出B经由反相器INV2和传输门TG6连至输入端D2；输入端D1、输入端D3作为二输入保护门DIG3的输入，二输入保护门DIG3的输出C经反相器INV3和TG7连至输入端D3；输出A、B、C作为四输入保护门的输入信号，前述三路输入信号以外的一路输入四输入保护门输出Q。

2.如权利要求1所述的应用四输入保护门的抗辐射锁存器，其特征是，二输入保护门DIG结构为，使用两个PMOS管PM1和PM2串联，两个NMOS管NM1和NM2串联；PM1的源级接VDD，PM2的漏极接NM2的漏极，NM1的源级接GND，PM1和NM1的栅极作为一个输入A，PM2和NM2的栅极作为另一个输入B，PM2和NM2的漏极作为输出O。

3.如权利要求1所述的应用四输入保护门的抗辐射锁存器，其特征是，四输入保护门的结构为：使用四个PMOS管串联，四个NMOS管串联；第4个PMOS管的源级接VDD，第1个PMOS管的漏极接第1个NMOS管的漏极，第4个NMOS管的源级接GND，第1个NMOS管和第1个PMOS管的栅极分别接正反时钟，第2个NMOS管和第2个PMOS管的栅极作为一个输入，第3个NMOS管和第3个PMOS管的栅极作为另一个输入，第4个NMOS管和第4个PMOS管的栅极再作为一个输入，第1个NMOS管和第1个PMOS管的漏极作为输出O。