[实用新型]基于多寄存器的数字图形处理系统

权利要求书

1.基于多寄存器的数字图形处理系统，其特征在于，主要由处理单元，与该处理单元相连接的图像传感器，与处理单元相连接的微处理器MCU，基极与微处理器MCU的P10管脚相连接、发射极与列地址寄存器相连接、而集电极经电阻R13后与微处理器MCU的COM管脚相连接的三极管Q3，基极与微处理器MCU的P20管脚相连接、发射极与行地址寄存器相连接，而集电极经电阻R13后与微处理器MCU的COM管脚相连接的晶体管Q4，基极经电阻R8后与微处理器MCU的P30管脚相连接、集电极经电阻R9后与微处理器MCU的COM管脚相连接、而发射极则顺次经电阻R6和电阻R7后与处理单元相连接的晶体管Q2，以及P极与微处理器MCU的BD管脚相连接、N极与晶体管Q2的发射极相连接的二极管D2组成。

2.根据权利要求1所述的基于多寄存器的数字图形处理系统，其特征在于，所述的处理单元由驱动电路，以及与驱动电路相连接的处理电路构成；所述驱动电路由高速驱动芯片K，三极管Q1，一端与高速驱动芯片K的FX管脚相连接、另一端与三极管Q1的基极相连接的电阻R10，一端与高速驱动芯片K的F1管脚相连接、另一端经电容C10后与高速驱动芯片K的FC管脚相连接的电阻R11，以及一端与三极管Q1的发射极相连接、另一端经极性电容C11后与高速驱动芯片K的BE管脚相连接的电阻R12组成；所述三极管Q1的集电极接地，且所述图像传感器直接与高速驱动芯片K的F2管脚相连接，而高速驱动芯片K的BN端则与微处理器MCU的BM端相连接。

3.根据权利要求2所述的基于多寄存器的数字图形处理系统，其特征在于，所述的处理电路由驱动芯片U，P极与驱动芯片U的SW管脚相连接、N极经极性电容C1后接地的二极管D1，一端与二极管D1的N极相连接、另一端经电阻R2后接地的电阻R1，一端与驱动芯片U的COMP管脚相连接、另一端接地的电容C2，一端与驱动芯片U的COMP管脚相连接、另一端经电容C3后接地的电阻R3，一端与驱动芯片U的VIN管脚相连接、另一端接地的电容C5和极性电容C6，一端与驱动芯片U的VIN管脚相连接、另一端经电阻R5后接地的电阻R4，与电阻R5相并联的电容C7，以及一端与驱动芯片U的SS管脚相连接、另一端接地的电容C4组成；所述电阻R1和电阻R2的连接点还与驱动芯片U的FB管脚相连接；所述驱动芯片U的MIN管脚与高速驱动芯片K的M1管脚相连接，驱动芯片U的MOUT管脚与高速驱动芯片K的M2管脚相连接。

4.根据权利要求3所述的基于多寄存器的数字图形处理系统，其特征在于，所述的驱动芯片U为LT1942型集成芯片。

5.根据权利要求2～4任一项所述的基于多寄存器的数字图形处理系统，其特征在于，所述高速驱动芯片K为EMD2050型集成芯片。

6.根据权利要求5所述的基于多寄存器的数字图形处理系统，其特征在于，所述的行地址寄存器和列地址寄存器的数量均为一个以上。