[实用新型]基于神经元MOS管的差分型单边沿D触发器

说明书

技术领域

本实用新型涉及一种差分型单边沿触发器，更具体说，它涉及一种基于神经元MOS管的差分型单边沿D触发器。

背景技术

触发器是数字集成电路中基本的构件，它们决定着包括功耗、延迟、面积、可靠性等电路的性能。在所有的触发器中，差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，因此应用比较广泛。差分触发器能够起到放大器的作用，因此它们能够在低摆幅电压信号下很好的工作。它们还能够在触发器中建立各种逻辑功能来降低测序开销。

发明内容

本实用新型的目的是克服现有技术中的不足，提供一种除了具有低功耗和结构简单的特点外，还可以通过异步输入置位端和复位端来灵活的控制输出状态的基于神经元MOS管的差分型单边沿D触发器。

这种基于神经元MOS管的差分型单边沿D触发器，包括差分结构的主触发器和差分结构的从触发器；

所述主触发器由构成差分结构的两个PMOS管m3和m4，两个三输入n型浮栅MOS管m1和m2构成；所述从触发器由构成差分结构的两个PMOS管m7和m8、两个三输入n型浮栅MOS管m5和m6、两个反相器INV1和INV2构成；

所述PMOS管m3、m4、m7和m8源级接工作电压VDD，所述三输入n型浮栅MOS管m1、m2、m5和m6的源级接地；

所述主触发器中构成差分结构的两个PMOS管m3和m4的漏极分别与两个三输入n型浮栅MOS管m1和m2的漏极连接，并且产生主触发器的输出和x；所述从触发器中构成差分结构的两个PMOS管m7和m8的漏极分别与两个三输入n型浮栅MOS管m5和m6的漏极连接，并通过两个反相器INV1和INV2连接到输出端Q和

在clk低电平时，所述主触发器接收输入信号，决定主触发器的输出x和此时所述从触发器关闭，从触发器的输出Q和保持不变；在clk上升沿时，主触发器关闭，从触发器开启，决定主触发器的输出x和决定从触发器的输出，即整个触发器的输出Q和同时S和R分别实现触发器的异步置位和异步清零功能。

本实用新型的有益效果是：电路利用了神经元MOS管所具有的阈值易于控制这一自然属性，无需增加特别的电路，仅需通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，而运用n型浮栅MOS管下拉网络代替了传统的差分型触发器中的nMOS逻辑电路，简化了下拉网络结构，从而进一步减小了电路的功耗。而通过浮栅MOS管的运用，触发器中的置位端和复位端可以很方便的实现。

附图说明

图1为n型和p型多输入浮栅MOS管符号和电容模型；

图2为本实用新型电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步描述。虽然本实用新型将结合较佳实施例进行描述，但应知道，并不表示本实用新型限制在所述实施例中。相反，本实用新型将涵盖可包含在有附后权利要求书限定的本实用新型的范围内的替换物、改进型和等同物。

多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的符号表示及其电容模型如图1所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中V_F表示浮栅上的电压，V₀为衬底电压，V₁、V₂、……、V_n为输入信号电压。C₀是浮栅与衬底之间的耦合电容，它主要由栅氧化层电容C_ox构成，C₁、C₂、……、C_n为各个输入栅与浮栅之间的耦合电容。

图中D和S分别表示漏极和源极。浮栅上的净电荷Q_F由下式给出：