[发明专利]一种三电平半导体模块、叠层铜排、相单元电路及变换器

权利要求书

1.一种三电平半导体模块，其特征在于，包括：均采用PrimePack3封装形式的第一模块及第二模块；其中，所述第一模块包括：上桥臂电路及容纳所述上桥臂电路的第一外壳；所述第二模块包括：下桥臂电路及容纳所述下桥臂电路的第二外壳；其中：

所述上桥臂电路包括：第一钳位二极管、第一开关管及第二开关管；所述第一钳位二极管的阴极分别与所述第一开关管的发射极以及所述第二开关管的集电极相连；

所述下桥臂电路包括：第二钳位二极管、第三开关管及第四开关管；所述第二钳位二极管的阳极分别与所述第三开关管的发射极以及所述第四开关管的集电极相连；

所述第二开关管的发射极与所述第三开关管的集电极相连，连接点为所述三电平半导体模块的交流输入或输出端；所述第一钳位二极管的阳极与所述第二钳位二极管的阴极相连，连接点为所述三电平半导体模块的母线中点；所述第一开关管的集电极为所述三电平半导体模块的母线正极；所述第四开关管的发射极为所述三电平半导体模块的母线负极。

2.根据权利要求1所述的三电平半导体模块，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管及所述第四开关管均包括逆并联连接的1700V/1000A绝缘栅双极型晶体管和续流二极管。

3.根据权利要求1或2所述的三电平半导体模块，其特征在于，所述第一外壳包括：

设置于所述第一外壳的边角上的螺钉座；

设置于所述第一外壳顶部中央区域的主电路端子；

设置于所述第一外壳顶部边缘区域的控制端子；

所述主电路端子上设置有：

用于与所述交流输入或输出端相连的8引脚；

用于与所述母线中点相连的9引脚和11引脚；

用于与所述母线正极相连的10引脚和12引脚。

4.根据权利要求1或2所述的三电平半导体模块，其特征在于，所述第二外壳包括：

设置于所述第二外壳的边角上的螺钉座；

设置于所述第二外壳顶部中央区域的主电路端子；

设置于所述第二外壳顶部边缘区域的控制端子；

所述主电路端子上设置有：

用于与所述交流输入或输出端相连的8引脚；

用于与所述母线中点相连的9引脚和11引脚；

用于与所述母线负极相连的10引脚和12引脚。

5.一种叠层铜排，其特征在于，所述叠层铜排应用于权利要求1至4任一项所述的三电平半导体模块，所述叠层铜排包括：

设置有所述母线中点的连接点、用于与所述三电平半导体模块的母线中点相连的第一层中点铜排；

设置有所述母线正极的连接点、用于与所述三电平半导体模块的母线正极相连的第二层正铜排；

设置有所述母线负极的连接点、用于与所述三电平半导体模块的母线负极相连的第二层负铜排；

设置有所述交流输入或输出端的连接点、用于与所述三电平半导体模块的交流输入或输出端相连的第二层输入或输出铜排。

6.根据权利要求5所述的叠层铜排，其特征在于，所述第二层正铜排、所述第二层负铜排和所述第二层输入或输出铜排位于同一平面，并分别通过绝缘膜彼此隔离。

7.根据权利要求5所述的叠层铜排，其特征在于，所述第一层中点铜排、所述第二层正铜排、所述第二层负铜排及所述第二层输入或输出铜排通过绝缘膜隔离后压合在一起。

8.根据权利要求5所述的叠层铜牌，其特征在于，所述叠层铜排为L形，所述第一层中点铜排为左右对称L形；所述第二层正铜排与所述第二层负铜排均为L形且形状对称，所述第二层输入或输出铜排为左右对称形状。

9.根据权利要求5至8任一所述的叠层铜牌，其特征在于，所述叠层铜排中伸出母线中点连接端、母线正极连接端和母线负极连接端的一面用于连接电容，所述叠层铜排中伸出所述交流输入或输出端的连接端的另一面用于连接所述三电平半导体模块。

10.一种相单元电路，其特征在于，包括电容、权利要求1至4任一项所述的三电平半导体模块及权利要求5至9任一项所述的叠层铜排，所述叠层铜排与所述电容、所述三电平半导体模块相连接。

11.一种变换器，其特征在于，包括三个权利要求10所述的相单元电路，以及一个三层铜排；所述三层铜排的一层与所述三个相单元电路的第二层正铜排相连，所述三层铜排的另一层与所述三个相单元电路的第一层中点铜排相连，所述三层铜排的第三层与所述三个相单元电路的第二层负铜排相连。