[发明专利]用于FinFET阱掺杂的机制

权利要求书

1.一种在半导体衬底上形成半导体器件的方法，包括：

形成从所述半导体衬底延伸的多个鳍；

沉积掺杂有第一类型的掺杂剂的第一掺杂膜以覆盖所述多个鳍的第一组；

沉积掺杂有第二类型的掺杂剂的第二掺杂膜以覆盖所述多个鳍的第二组；

在所述多个鳍的下部之间和所述多个鳍的下部周围形成隔离结构，其中，所述多个鳍的上部未被所述第一掺杂膜或所述第二掺杂膜覆盖，其中，形成所述隔离结构还包括：

沉积介电材料以填充所述多个鳍之间和所述多个鳍周围的间隔；

固化所述介电材料；

对所述介电材料实施蒸汽退火；

实施第一退火以将所述介电材料转化为氧化硅，所述第一退火是微波退火并且在介于400℃至600℃的范围内的衬底温度下实施；以及

实施掺杂剂扩散工艺以扩散所述第一掺杂膜中的所述第一类型的掺杂剂，从而在所述多个鳍的第一组中和靠近所述多个鳍的第一组的衬底区域中形成第一类型的阱，并且扩散所述第二掺杂膜中的所述第二类型的掺杂剂，从而在被所述第二掺杂膜覆盖的所述多个鳍的第二组中形成第二类型的阱。

2.根据权利要求1所述的方法，其中，所述第一类型的掺杂剂和所述第二类型的掺杂剂是相反类型的掺杂剂。

3.根据权利要求1所述的方法，其中，所述隔离结构是浅沟槽隔离结构。

4.根据权利要求1所述的方法，其中，形成所述隔离结构还包括：

实施平坦化工艺以去除位于所述多个鳍之上的所述介电材料；以及

实施一个或多个蚀刻工艺以将所述介电材料凹进为位于所述多个鳍的顶面下方，并且去除覆盖所述多个鳍的第一组且位于所述介电材料之上的所述第一掺杂膜，以及去除覆盖所述多个鳍的第二组且位于所述介电材料之上的所述第二掺杂膜。

5.根据权利要求1所述的方法，还包括：

实施第二退火以降低所述半导体衬底和所述多个鳍中的缺陷。

6.根据权利要求1所述的方法，还包括：

实施深阱注入，其中，在所述第一类型的阱和所述第二类型的阱下方形成深阱。

7.根据权利要求6所述的方法，还包括：

实施另一深阱注入，其中，在所述第一类型的阱和所述深阱之间或者所述第二类型的阱和所述深阱之间形成另一深阱。

8.根据权利要求1所述的方法，其中，所述掺杂剂扩散工艺是快速热退火工艺或毫秒退火工艺。

9.根据权利要求5所述的方法，其中，所述第二退火是微波退火并且在介于400℃至600℃的范围内的衬底温度下实施。

10.根据权利要求5所述的方法，还包括：

实施第三退火以减少所述半导体衬底中和所述多个鳍中的残留缺陷。

11.根据权利要求1所述的方法，其中，所述第一类型的阱和所述第二类型的阱的掺杂剂浓度介于1E18原子/cm³至6E18原子/cm³的范围内。

12.根据权利要求1所述的方法，其中，所述多个鳍的所述上部的沟道区的掺杂剂浓度介于5E16原子/cm³至5E17原子/cm³的范围内。

13.根据权利要求1所述的方法，其中，所述第一掺杂膜是硼掺杂的硅玻璃(BSG)膜而所述第二掺杂膜是磷掺杂的硅玻璃(PSG)膜。

14.根据权利要求4所述的方法，其中，所述介电材料是可流动介电材料。