[发明专利]集成电路和包括集成电路的半导体系统

权利要求书

1.一种集成电路，包括：

输入缓冲器，其适于响应于缓冲器使能信号来缓冲选通信号以产生内部选通信号；

内部时钟发生器，其适于接收所述内部选通信号以产生包括不同相位的内部时钟信号；以及

选通信号驱动器，其适于响应于驱动控制信号来驱动所述选通信号，

其中，所述驱动控制信号在所述缓冲器使能信号使能之前被使能，其中，所述缓冲器使能信号与端接控制信号同步地被使能，其中，所述端接控制信号控制端接电阻的激活，

其中，所述内部时钟信号包括第一内部时钟信号、第二内部时钟信号、第三内部时钟信号和第四内部时钟信号；并且

其中，所述内部时钟发生器包括：

第一时钟缓冲器，其适于响应于所述内部选通信号来反相缓冲所述第一内部时钟信号和所述第二内部时钟信号，以产生所述第三内部时钟信号和所述第四内部时钟信号；以及

第二时钟缓冲器，其适于响应于所述内部选通信号来反相缓冲所述第三内部时钟信号和所述第四内部时钟信号，以产生所述第一内部时钟信号和所述第二内部时钟信号。

2.如权利要求1所述的集成电路，还包括：驱动控制信号发生器，其适于产生所述驱动控制信号，

其中，所述驱动控制信号在端接控制信号的使能之前被使能。

3.如权利要求1所述的集成电路，

其中，所述第一内部时钟信号领先于所述第四内部时钟信号270度的相位；

其中，所述第三内部时钟信号领先于所述第四内部时钟信号180度的相位；以及

其中，所述第二内部时钟信号领先于所述第四内部时钟信号90度的相位。

4.如权利要求1所述的集成电路，其中，所述第一时钟缓冲器适于与所述内部选通信号的第一边沿同步地反相缓冲所述第一内部时钟信号，以产生所述第四内部时钟信号。

5.如权利要求4所述的集成电路，其中，所述第一时钟缓冲器适于与所述内部选通信号的所述第一边沿同步地反相缓冲所述第二内部时钟信号，以产生所述第三内部时钟信号。

6.如权利要求5所述的集成电路，其中，所述第二时钟缓冲器适于与所述内部选通信号的第二边沿同步地反相缓冲所述第三内部时钟信号，以产生所述第一内部时钟信号。

7.如权利要求6所述的集成电路，其中，所述第二时钟缓冲器适于与所述内部选通信号的所述第二边沿同步地反相缓冲所述第四内部时钟信号，以产生所述第二内部时钟信号。

8.如权利要求7所述的集成电路，其中，所述内部选通信号的所述第一边沿是所述内部选通信号的下降沿，而所述内部选通信号的所述第二边沿是所述内部选通信号的上升沿。

9.如权利要求1所述的集成电路，其中，所述第一时钟缓冲器包括：

第一缓冲器，其适于与所述内部选通信号的第一边沿同步地反相缓冲所述第一内部时钟信号，以经由第一节点输出所述第四内部时钟信号；以及

第二缓冲器，其适于与所述内部选通信号的第一边沿同步地反相缓冲所述第二内部时钟信号，以经由第二节点输出所述第三内部时钟信号。

10.如权利要求9所述的集成电路，其中，所述第一时钟缓冲器还包括：

锁存单元，其耦接在所述第一节点与所述第二节点之间，以锁存所述第一节点和所述第二节点的电压电平；

第一初始化元件，其适于在初始化操作期间将所述第一节点的电压电平初始化；以及

第二初始化元件，其适于在所述初始化操作期间将所述第二节点的电压电平初始化。

11.如权利要求9所述的集成电路，其中，所述第二时钟缓冲器包括：

第三缓冲器，其适于与所述内部选通信号的第二边沿同步地反相缓冲所述第三内部时钟信号，以经由第三节点来输出所述第一内部时钟信号；以及

第四缓冲器，其适于与所述内部选通信号的第二边沿同步地反相缓冲所述第四内部时钟信号，以经由第四节点来输出所述第二内部时钟信号。