[发明专利]三维半导体存储器器件

权利要求书

1.一种三维半导体存储器器件，包括：

多个堆叠结构，形成在第一导电类型的半导体层上，其中每个所述堆叠结构包括垂直地堆叠在彼此上的多个电极并在第一方向上延伸；

多个垂直半导体图案，穿过所述多个堆叠结构；

第二导电类型的多个公共源极区，设置在所述半导体层中，其中所述多个公共源极区中的至少一个公共源极区设置在所述多个堆叠结构中的两个相邻的堆叠结构之间，所述至少一个公共源极区在所述第一方向上延伸；

第一导电类型的多个阱拾取区，设置在所述半导体层中，其中所述多个阱拾取区中的至少两个阱拾取区邻近所述多个堆叠结构中的至少一个堆叠结构在所述第一方向上的两端；以及

周边逻辑结构，包括下填充绝缘层和周边电路，其中所述下填充绝缘层覆盖所述周边电路，

其中所述半导体层设置在所述下填充绝缘层的顶表面上，

其中所述阱拾取区的底表面与所述下填充绝缘层接触。

2.如权利要求1所述的三维半导体存储器器件，其中所述至少一个公共源极区和所述至少一个阱拾取区的垂直深度等于所述半导体层的厚度。

3.如权利要求1所述的三维半导体存储器器件，其中所述至少一个拾取区设置在所述多个公共源极区中的两个相邻的公共源极区之间。

4.如权利要求1所述的三维半导体存储器器件，其中所述多个阱拾取区包括设置在所述至少一个堆叠结构下面的至少一个阱拾取区。

5.如权利要求1所述的三维半导体存储器器件，其中所述多个垂直半导体图案中的至少一个包括下半导体图案和上半导体图案，其中所述下半导体图案设置在所述多个电极中的最下面的电极的侧壁上，所述上半导体图案设置在所述下半导体图案的上表面上。

6.如权利要求5所述的三维半导体存储器器件，其中所述下半导体图案穿过所述半导体层以与所述下填充绝缘层接触。

7.如权利要求1所述的三维半导体存储器器件，还包括:

连接接触插塞，穿过所述半导体层以将所述周边逻辑结构和所述多个堆叠结构电连接到彼此。

8.一种三维半导体存储器器件，包括：

单元阵列结构，包括在第一导电类型的半导体层上彼此平行地延伸的多个堆叠结构、穿过所述多个堆叠结构的多个垂直结构、设置在所述多个堆叠结构之间的所述半导体层中并平行于所述多个堆叠结构延伸的第二导电类型的多个公共源极区；

第一导电类型的多个阱拾取区，当在俯视图中看时其设置在所述单元阵列结构周围的所述半导体层中；以及

周边逻辑结构，包括下填充绝缘层和周边电路，

其中所述下填充绝缘层覆盖所述周边电路，

其中所述半导体层设置在所述下填充绝缘层的顶表面上，

其中所述阱拾取区的底表面与所述下填充绝缘层接触。

9.如权利要求8所述的三维半导体存储器器件，其中所述多个阱拾取区中的至少一个阱拾取区包括与所述半导体层的底表面间隔开的底表面，其中所述多个公共源极区中的至少一个公共源极区包括与所述半导体层的底表面间隔开的底表面。

10.如权利要求9所述的三维半导体存储器器件，其中所述至少一个公共源极区包括从所述半导体层生长的外延图案。

11.如权利要求10所述的三维半导体存储器器件，还包括∶

侧壁绝缘间隔物，设置在所述外延图案与所述多个堆叠结构中的至少一个之间。

12.如权利要求8所述的三维半导体存储器器件，还包括∶

连接接触插塞，穿过所述半导体层以将所述周边逻辑结构和所述单元阵列结构电连接到彼此。