[发明专利]一种以太网物理层芯片状态的传送方法和装置

说明书

本发明实施方式提出一种以太网物理层(PHY)芯片状态的传送方法和装置。方法包括：经由串行管理接口(SMI)总线读取PHY芯片以获取PHY芯片的状态值；在本地存储所述PHY芯片的状态值；经由高速总线将所述本地存储的PHY芯片的状态值发送到CPU。中间装置获取及本地存储PHY芯片的状态值，CPU通过高速总线从中间装置快速获取PHY芯片的状态值。即使PHY芯片数目众多，也不会对CPU性能造成显著影响，因此降低了CPU资源的利用率。

技术领域

本发明实施方式属于网络通信技术领域，特别是一种以太网物理层(PHY)芯片状态的传送方法和装置。

背景技术

以太网卡通常工作在开放式系统互连(Open System Interconnect，OSI)协议的物理层(Physical，PHY)和数据链路层。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层提供标准接口；数据链路层提供寻址机构、数据帧的构建、数据差错检查和传送控制，并向网络层提供标准的数据接口等功能。

以太网卡中的物理层芯片称之为PHY芯片，而数据链路层的芯片称之为MAC控制器。

在现有技术中，CPU经由串行管理接口(Serial Management Interface，SMI)总线与PHY芯片连接，按照预定时间轮询PHY芯片的端口状态。在轮询的过程中，CPU经由SMI总线逐个读取保存在PHY芯片的状态寄存器中的状态值，并基于状态值判断PHY芯片的端口是打开(Up)还是关闭(Down)。

然而，SMI总线属于慢速总线，其最高频率只有2.5M，当PHY芯片较多时，逐个读取PHY芯片会导致CPU资源被大量占用，从而影响设备的整体性能。

发明内容

本发明实施方式提出一种以太网物理层芯片状态的传送方法和装置，从而降低CPU资源的利用率。

本发明实施方式的技术方案如下：

本发明实施方式的一方面，提供了一种以太网PHY芯片状态的传送方法，该方法包括：

经由串行管理接口(SMI)总线读取PHY芯片以获取PHY芯片的状态值；

在本地存储所述PHY芯片的状态值；

经由高速总线将所述本地存储的PHY芯片的状态值发送到CPU。

优选地，

所述经由SMI总线读取PHY芯片以获取PHY芯片的状态值包括：基于所述PHY芯片的地址以及PHY芯片的状态寄存器的偏移，确定PHY芯片的状态寄存器的地址；根据所述PHY芯片的状态寄存器的地址，按照预定时间间隔经由SMI总线访问所述PHY芯片的状态寄存器，以获取PHY芯片的状态值。

优选地，所述经由高速总线将所述本地存储的PHY芯片的状态值发送到CPU包括：

CPU根据预定时间间隔，经由高速总线主动获取所述本地存储的PHY芯片的状态值；或

根据预定时间间隔，经由高速总线主动向CPU上报所述本地存储的PHY芯片的状态值。

优选地，该方法还包括：

经由高速总线接收CPU发送的PHY芯片读写访问请求；

经由SMI总线将所述PHY芯片读写访问请求传送到PHY芯片。

优选地，所述高速总线包括：外围元件互连(PCI)总线；PCI-e总线；串行高级技术附件(SATA)总线；通用串行总线(USB)的一种。

本发明实施方式的另一方面，提供了一种以太网PHY芯片状态的传送装置，该装置包括：