[发明专利]半导体结构及其制作工艺在审
| 申请号: | 201410562847.9 | 申请日: | 2014-10-21 |
| 公开(公告)号: | CN105590910A | 公开(公告)日: | 2016-05-18 |
| 发明(设计)人: | 洪庆文;张宗宏;李怡慧;黄志森;陈意维;许家彰;黄信富;吴俊元;邹世芳 | 申请(专利权)人: | 联华电子股份有限公司 |
| 主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L21/768;H01L21/28 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
| 地址: | 中国台湾*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 结构 及其 制作 工艺 | ||
1.一种半导体结构,包含有:
介电层,设置于一基底上,其中该介电层具有一通孔;
钛层,覆盖该通孔,其中该钛层具有小于1500Mpa(兆帕)的拉伸应力;
氮化钛层顺应地覆盖该钛层;以及
金属,填满该通孔。
2.如权利要求1所述的半导体结构,其中该通孔包含一接触洞,而该钛 层、该氮化钛层以及该金属形成一接触插塞。
3.如权利要求1所述的半导体结构,还包含:
金属硅化物,设置于该氮化钛层以及该基底之间。
4.如权利要求3所述的半导体结构,其中该金属硅化物包含一钛硅金属 硅化物。
5.如权利要求3所述的半导体结构,还包含:
栅极,设置于该通孔旁的该基底上;以及
源/漏极设置于该钛层下方的该基底中,且该金属硅化物设置于该源/漏 极上。
6.如权利要求1所述的半导体结构,还包含:
栅极,设置于该钛层的正下方并与该钛层接触。
7.如权利要求1所述的半导体结构,其中该金属包含钨。
8.如权利要求1所述的半导体结构,其中该介电层包含一层间介电层。
9.一种半导体制作工艺,包含有
形成一介电层于一基底上,其中该介电层具有一通孔;
形成一钛层,顺应地覆盖该通孔,其中该钛层具有小于500Mpa的压缩 应力;
形成一氮化钛层,顺应地覆盖该钛层;以及
填入一金属于该通孔中。
10.如权利要求9所述的半导体制作工艺,其中该钛层具有小于300Mpa 的压缩应力。
11.如权利要求9所述的半导体制作工艺,其中该钛层由溅镀 (sputtering)制作工艺形成。
12.如权利要求9所述的半导体制作工艺,其中该氮化钛层由金属有机 化学气相沉积(metal-organicchemicalvapordeposition)制作工艺形成。
13.如权利要求12所述的半导体制作工艺,其中形成该氮化钛层的制作 工艺温度为400℃。
14.如权利要求9所述的半导体制作工艺,其中在形成该氮化钛层之后, 还包含:
形成一金属硅化物于该氮化钛层以及该基底之间。
15.如权利要求14所述的半导体制作工艺,其中形成该金属硅化物的步 骤,包含:
进行一退火制作工艺,以将至少部分的该钛层以及部分的该基底转换为 一钛硅金属硅化物。
16.如权利要求9所述的半导体制作工艺,其中在形成该介电层之后, 还包含:
进行一清洗制作工艺,以清洗该通孔。
17.如权利要求9所述的半导体制作工艺,其中该通孔包含一接触洞, 而该钛层、该氮化钛层以及该金属形成一接触插塞。
18.如权利要求17所述的半导体制作工艺,在形成该介电层之前,还包 含:
形成一栅极于该基底上;以及
形成一源/漏极于该栅极侧边的该基底中,使该栅极位于该通孔旁,而该 源/漏极于该氮化钛层正下方的该基底中。
19.如权利要求17所述的半导体制作工艺,在形成该介电层之前,还包 含:
形成一栅极于该基底上,使该栅极设置于该钛层的正下方并与该钛层接 触。
20.如权利要求9所述的半导体制作工艺,其中形成该氮化钛层之后, 具有小于500Mpa的压缩应力的该钛层转化为具有大于1500Mpa的拉伸应 力。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410562847.9/1.html,转载请声明来源钻瓜专利网。





