[发明专利]封装基板、封装结构及其制法

说明书

技术领域

本发明有关一种封装结构，尤指一种提高良率的封装基板及其制 法。

背景技术

随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多 样化的方向设计，半导体封装技术亦随之开发出不同的封装型态。为 满足半导体装置的高积集度(Integration)、微型化(Miniaturization) 以及高电路效能等需求，遂而发展出覆晶(Flipchip)接合封装技术。

如图1及图1’所示，现有覆晶式封装结构1包括一具有多个导电 迹线11与多个电性接触垫13的基板10、藉由多个导电凸块15设于该 电性接触垫13上的晶片16、及包覆该晶片16的封装胶体17，且该电 性接触垫13的高度d等于该导电迹线11的高度d。

由于电子产品朝轻薄短小的趋势发展，所以封装件的尺寸越来越 小，使得各接点间的距离也越来越小。例如，该电性接触垫13的宽度 小于75um，且该导电迹线11的线宽与线距为15um。

然而，现有封装结构1中，由于该电性接触垫13的高度d等于该 导电迹线11的高度d，也就是该电性接触垫13的顶面与该导电迹线 11的顶面间的直线距离呈水平路径L(其长度约15um)，所以容易导 致该导电凸块15接触该电性接触垫13旁的导电迹线11，因而发生短 路的问题，进而降低产品良率。

因此，如何克服上述现有技术的问题，实已成为目前业界亟待克 服的难题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种封装基板、封装 结构及其制法，能避免该电性接触垫与该第一导电迹线发生桥接而短 路的问题。

本发明的一种封装基板，包括：板体，其具有多个导电迹线；以 及多个电性接触垫，其形成于该板体上，使该电性接触垫的高度大于 该导电迹线的高度，且至少一该电性接触垫旁布设有至少一该导线迹 线。

本发明还提供一种封装基板的制法，包括：提供一具有多个导电 迹线的板体；以及形成多个电性接触垫于该板体上，使该电性接触垫 的高度大于该导电迹线的高度，且至少一该电性接触垫旁布设有至少 一该导线迹线。

本发明的封装结构，包括：板体，其具有多个导电迹线；多个电 性接触垫，其形成于该板体上，使该电性接触垫的高度大于该导电迹 线的高度，且至少一该电性接触垫旁布设有至少一该导线迹线；以及 电子元件，其藉由多个导电元件设于各该电性接触垫上并电性连接各 该电性接触垫。

本发明还提供一种封装结构的制法，其包括：于一具有多个导电 迹线的板体上形成多个电性接触垫，使该电性接触垫的高度大于该导 电迹线的高度，且至少一该电性接触垫旁布设有至少一该导线迹线； 以及藉由多个导电元件将电子元件设于各该电性接触垫上并电性连接 各该电性接触垫。

前述的封装结构及其制法中，该导电迹线的表面齐平或低于该板 体的表面。

前述的封装结构及其制法中，该导电迹线的表面外露于该板体的 表面。

前述的封装结构及其制法中，该电性接触垫形成于该导电迹线上。 例如，单一该导电迹线上形成有多个该电性接触垫。

前述的封装结构及其制法中，复包括形成绝缘保护层于该板体上， 且令该些电性接触垫外露于该绝缘保护层。

前述的封装结构及其制法中，复包括形成封装层于该板体上，以 令该封装层包覆该电子元件。

由上可知，本发明的封装结构及其制法中，主要藉由该电性接触 垫的高度大于该导电迹线的高度，以于该电子元件设于该些电性接触 垫上时，该些导电元件不会接触该导电迹线，所以能避免发生短路的 问题。

附图说明

图1为现有封装结构的剖视示意图；

图1’为图1的局部放大图；

图2A至图2C为本发明封装基板的制法的剖视示意图；其中，图 2B’、图2C’与图2C”为图2B及图2C的另一实施例；

图3为本发明封装结构的剖面示意图；

图3’的A-A剖面线为图3；

图3”为图3的局部放大图；

图4A为本发明封装基板的另一实施例的上视示意图；

图4B为图4A的B-B剖面线的示意图；

图4C为图4A的C-C剖面线的示意图；

图5A为本发明封装基板的另一实施例的上视示意图；以及

图5B为图5A的D-D剖面线的示意图。