[发明专利]中介基板及其制法

说明书

一种中介基板及其制法，该制法为先提供具有第一线路层的承载板，且该第一线路层上具有多个导电柱，再形成第一绝缘层于该承载板上并露出该导电柱，接着形成第二线路层于该第一绝缘层与该导电柱上，再形成多个外接柱于该第二线路层上，之后形成第二绝缘层于该第一绝缘层上且外露该外接柱，再形成凹槽于该第二绝缘层上，最后移除该承载板，通过形成无核心层的中介基板于该承载板上，所以可省略通孔制程，以降低整体制程的成本，且制程简易。

技术领域

本发明涉及一种中介基板，尤指一种封装堆叠结构用的中介基板及其制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装类型，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆叠结构(Package on Package，PoP)，此种封装方式能发挥系统封装(System in Package，简称SiP)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、图形处理器、图像应用处理器等，通过堆叠设计达到系统的整合，适合应用于轻薄型各种电子产品。

早期封装堆叠结构是将存储器封装件(俗称存储器IC)通过多个焊球堆叠于逻辑封装件(俗称逻辑IC)上，且随着电子产品更趋于轻薄短小及功能不断提升的需求，存储器封装件的布线密度愈来愈高，以纳米尺寸作单位，因而其接点之间的间距更小；然，逻辑封装件的间距以微米尺寸作单位，而无法有效缩小至对应存储器封装件的间距，导致虽有高线路密度的存储器封装件，却未有可配合的逻辑封装件，以致于无法有效生产电子产品。

因此，为克服上述问题，遂于存储器封装件11与逻辑封装件12之间增设一中介基板(interposer substrate)10，如图1所示，该中介基板10的底端电性结合间距较大的具逻辑芯片120的逻辑封装件12，而该中介基板10的上端电性结合间距较小的具存储器芯片110的存储器封装件11。

然而，现有封装堆叠结构1中，以多个焊球13作为支撑与电性连接的元件，而随着电子产品的接点(即I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊球13间的间距需缩小，致使容易于回焊时发生桥接(bridge)的现象而发生短路(short circuit)问题，进而造成产品良率过低及可靠度不佳等问题。

因此，遂发展出以铜柱取代焊球13，通过该铜柱于回焊时不会变形的特性，使各该铜柱的高度能保持一致，因而能避免桥接的问题，以提高产品良率。

图1A至图1D为现有中介基板10的制法的剖面示意图。

如图1A所示，贯穿一如铜箔基材的板体10’以形成多个通孔100。

如图1B所示，于该板体10’的两侧通过该铜箔10a分别形成一线路层14，且形成多个导电通孔15于该通孔100中以电性连接各该线路层14。

如图1C所示，形成一绝缘保护层16于该板体10’与各该线路层14上，且外露出部分线路层14，以供作为电性接触垫140。

如第1D图所示，于该些电性接触垫140上电镀形成铜柱17。

惟，现有中介基板10的制法中，其制程较复杂(如形成通孔100)，致使成本较高，且需额外形成导电层170以电镀制作该些铜柱17(依需求形成于一侧或两侧)，所以于后续移除多余的导电层170时，通常会残留些许的导电层170材质，因而会影响该些铜柱17的导电性(如残留的导电层170会导通相邻的铜柱17，导致短路)，使该中介基板10的整体导电性变差。

此外，该中介基板10的厚度需考量该板体10’(即核心层)而会受到限制(如难以薄化)，所以当其厚度越薄时(如130um以下)，不仅不易生产，且易发生该板体10’破损等问题。