[发明专利]一种基于MOSFET零温度系数点的PUF电路

说明书

技术领域

本发明涉及一种PUF电路，尤其是涉及一种基于MOSFET零温度系数点的PUF电路。

背景技术

物理不可克隆函数(Physical Unclonable Functions，PUF)电路是一种依赖集成电路本身特性的函数发生电路，产生的数字信号可以作为芯片的身份标识。其中，集成电路的本身特性是指在其制造过程中由于不可控的工艺偏差存在，致使相同电路产生信号的大小及传输延迟出现偏差。PUF电路借助集成电路的这种内在特性，通过对比或其它方式处理偏差信号，最终产生响应信号，因此，每个PUF电路拥有唯一的函数功能，称为PUF电路的唯一性；同时对响应信号中的每一位而言，输出逻辑0和逻辑1的概率几乎相等，称为PUF电路的随机性^[3]。由于工艺偏差的不可控性，即使攻击者已明确PUF电路的结构信息，同样难以克隆出具有相同函数功能的PUF电路，称为PUF电路的不可克隆性。以上特点使得PUF电路可以有效地防御包括侵入式攻击^[4]的多种攻击形式。因此，PUF电路可作为安全芯片应用于身份认证、密钥产生和硬件知识产权保护等多种安全系统中。

由于PUF电路的设计是基于集成电路制造过程中微弱的工艺参数偏差，电路的函数功能容易受供电电压、温度以及老化(包括负偏压温度不稳定、氧化层击穿和热载流子效应等)等因素的影响。鲁棒性是指在各种因素影响下PUF电路仍保持正常工作的属性，是PUF电路的一个重要性能指标。PUF电路的鲁棒性严重影响应用系统的安全性，高鲁棒性PUF电路已经成为当前研究和设计的重点。目前提高PUF电路鲁棒性的方法主要采用纠错电路和改变电路的操作时序等，但是存在芯片面积开销较大等问题。鉴此，设计一种具有高鲁棒性且可以节省电路面积开销的PUF电路具有重大意义。

发明内容

本发明所要解决的技术问题是提供一种具有高鲁棒性且可以节省电路面积开销的基于MOSFET零温度系数点的PUF电路。

本发明解决上述技术问题所采用的技术方案为：一种基于MOSFET零温度系数点的PUF电路，包括至少一个PUF电路单元，所述的PUF电路单元包括偏差信号发生电路模组、信号选择电路和对比输出电路，所述的偏差信号发生电路模组由两个偏差信号发生电路组成，所述的偏差信号发生电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻，所述的第一NMOS管的栅极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极、所述的第四NMOS管的栅极、所述的第五NMOS管的栅极、所述的第六NMOS管的栅极、所述的第七NMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的偏差信号发生电路的控制电压输入端，所述的偏差信号发生电路的控制电压输入端接入控制电压，所述的控制电压使所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管、所述的第五NMOS管、所述的第六NMOS管、所述的第七NMOS管和所述的第八NMOS管工作在零温度系数点，所述的第一电阻的一端、所述的第二电阻的一端、所述的第三电阻的一端、所述的第四电阻的一端、所述的第五电阻的一端、所述的第六电阻的一端、所述的第七电阻的一端和所述的第八电阻的一端连接且其连接端为所述的偏差信号发生电路的电源电压输入端，所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极、所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的源极、所述的第七NMOS管的源极和所述的第八NMOS管的源极连接且其连接端为所述的偏差信号发生电路的接地端，所述的第一NMOS管的漏极和所述的第一电阻的另一端连接且其连接端为所述的偏差信号发生电路的第一偏差信号输出端，所述的第二NMOS管的漏极和所述的第二电阻的另一端连接且其连接端为所述的偏差信号发生电路的第二偏差信号输出端，所述的第三NMOS管的漏极和所述的第三电阻的另一端连接且其连接端为所述的偏差信号发生电路的第三偏差信号输出端，所述的第四NMOS管的漏极和所述的第四电阻的另一端连接且其连接端为所述的偏差信号发生电路的第四偏差信号输出端，所述的第五NMOS管的漏极和所述的第五电阻的另一端连接且其连接端为所述的偏差信号发生电路的第五偏差信号输出端，所述的第六NMOS管的漏极和所述的第六电阻的另一端连接且其连接端为所述的偏差信号发生电路的第六偏差信号输出端，所述的第七NMOS管的漏极和所述的第七电阻的另一端连接且其连接端为所述的偏差信号发生电路的第七偏差信号输出端，所述的第八NMOS管的漏极和所述的第八电阻的另一端连接且其连接端为所述的偏差信号发生电路的第八偏差信号输出端，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管、所述的第五NMOS管、所述的第六NMOS管、所述的第七NMOS管和所述的第八NMOS管的规格相同，所述的第一电阻、所述的第二电阻、所述的第三电阻、所述的第四电阻、所述的第五电阻、所述的第六电阻、所述的第七电阻和所述的第八电阻的阻值相同且不小于10KΩ，两个所述的偏差信号发生电路的第一偏差信号输出端、第二偏差信号输出端、第三偏差信号输出端、第四偏差信号输出端、第五偏差信号输出端、第六偏差信号输出端、第七偏差信号输出端和第八偏差信号输出端分别与所述的信号选择电路连接，所述的信号选择电路与所述的对比输出电路连接。