[发明专利]一种中央处理器系统验证方法及装置

权利要求书

1.一种中央处理器系统验证装置，其特征在于，所述装置包括低功耗处理器组与高性能处理器组，所述装置还包括：

任务判定单元，用于根据当前设备的运算任务负担判定所述低功耗处理器组在单独工作、所述高性能处理器组在单独工作、还是所述低功耗处理器组与所述高性能处理器组同时工作；

处理器开关控制单元，用于根据所述任务判定单元的判定结果关闭未工作的处理器组的电源；

功耗分析单元，用于记录所述低功耗处理器组和所述高性能处理器组的运行频率和指令运行负担；

任务判定监视单元，用于根据所述功耗分析单元的记录结果输出相应的记录结果文件以验证所述低功耗处理器组与所述高性能处理器组的切换行为是否正确；

cache使用率统计单元，用于在所述高性能处理器组单独工作时、所述低功耗处理器组单独工作时、或者所述低功耗处理器组与所述高性能处理器组同时工作时，得到cache的使用情况；所述cache使用率统计单元还用于监控cache中每条缓存行的使用情况，输出缓存行有效使用，以得到所述高性能处理器组单独工作时、所述低功耗处理器组单独工作时、或者所述低功耗处理器组与所述高性能处理器组同时工作时，cache的使用情况；

低功耗处理器cache，为所述低功耗处理器组中的处理器所使用的cache电路，用于缓存所述低功耗处理器组最近访问过的数据和命令；

高性能处理器cache，为所述高性能处理器组中的处理器所使用的cache电路，用于所述缓存高性能处理器组最近访问过的数据和命令；

cache一致性检查单元，用于监控所述低功耗处理器组和所述高性能处理器组在存储器中相同地址的数据是否一致，以验证不同存储器中的一致性是否出错；

ACE总线，用于支持所述低功耗处理器cache与所述高性能处理器cache与所述存储器的多cache数据的一致性交互；

DDR效率监视单元，用于分析所述高性能处理器组单独工作时、所述低功耗处理器组单独工作时、或者所述低功耗处理器组与所述高性能处理器组同时工作时，获得DDR的运行效率；

所述装置的存储单元被划分为低功耗处理器验证程序区间以及高性能处理器验证程序区间，用于对应地存储所述低功耗处理器程序与所述高性能处理器程序，通过将所述低功耗处理器程序和所述高性能处理器程序的初始化以使所述低功耗处理器组和所述高性能处理器组的运行代码分别放在不同的地址空间。

2.一种中央处理器系统验证方法，其特征在于，所述方法包括：

将存储的低功耗处理器组程序与高性能处理器程序进行初始化，以将低功耗处理器组与高性能处理器组的运行代码分别放在不同的地址；

启动所述低功耗处理器组和所述高性能处理器组，并根据当前的任务负担判定是所述低功耗处理器组在单独工作、所述高性能处理器组在单独工作、或所述低功耗处理器组与所述高性能处理器组同时工作；

根据判定结果关闭不工作的处理器组的电源；

记录处于工作状态的处理器组的运行频率和指令运行负担；

输出记录的结果以验证所述低功耗处理器组与所述高性能处理器组的切换行为是否正确；

监控存储器以得到所述存储器的有效使用率，以得到所述高性能处理器组单独工作时、所述低功耗处理器组单独工作时、或者所述低功耗处理器组和所述高性能处理器组同时工作时，所述存储器的使用情况；所述监控存储器以得到所述存储器的有效使用率的步骤具体为：监控cache中每条line的使用情况以输出cache中的line有效使用率，以得到所述高性能处理器组单独工作时、所述低功耗处理器组单独工作时、或者所述低功耗处理器组与所述高性能处理器组同时工作时，cache的使用情况；

低功耗处理器cache，为所述低功耗处理器组中的处理器所使用的cache电路，用于缓存所述低功耗处理器组最近访问过的数据和命令；高性能处理器cache，为所述高性能处理器组中的处理器所使用的cache电路，用于所述缓存高性能处理器组最近访问过的数据和命令；

监控所述低功耗处理器组和所述高性能处理器组在所述存储器中相同地址的数据是否一致，以验证不同存储器中的一致性是否出错，并采用ACE总线支持所述低功耗处理器cache与所述高性能处理器cache与所述存储器的多cache数据的一致性交互；

分析所述高性能处理器组单独工作时、所述低功耗处理器组单独工作时、或者所述低功耗处理器组和所述高性能处理器组同时工作时，DDR的运行效率；

所述低功耗处理器组由低功耗低性能电路单元搭建，用于处理小任务；所述高性能处理器组由高性能且功耗较大的电路单元搭建，用于处理高性能任务。