[发明专利]晶圆结构及其减薄方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种晶圆结构及其减薄方法。

背景技术

随着半导体技术的发展，3D封装技术得到了越来越多的重视。3D封装技术，是指在不改变封装体平面尺寸的前提下，在同一个封装体内于垂直方向叠放并连接两个以上芯片的封装技术，它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。3D封装技术的主要特点包括：多功能、高效能；大容量高密度，单位体积上的功能及应用成倍提升以及低成本。

由于3D封装技术需要将两个以上的芯片垂直叠放并连接，因此需要对芯片做减薄处理以利于封装及连接，减小产品的体积并节省成本。芯片减薄工艺一般是指，对晶圆两个表面中不含元器件的表面进行化学或者物理研磨抛光，将晶圆厚度减小至预定值以便于后续切割和封装，同时要求晶圆无破损、晶圆上的元器件无损伤。随着3D封装技术的发展，对减薄工艺的要求也越来越高，不仅需要对单片晶圆进行减薄，还出现了对已键合连接的两片晶圆组合进行背面减薄的需求。在这些工艺过程中，随着晶圆厚度的减少，容易发生晶圆在研磨压力作用下断裂的现象，造成废品率增加，提高了生产成本。

发明内容

本发明实现的目的是，通过在第二晶圆边缘形成支撑结构，从而为第二晶圆边缘部分提供支撑力，避免第二晶圆边缘部分在第二晶圆减薄过程中受力不均而断裂破损，提高了产品的良率。

为解决上述问题，本发明提供了一种晶圆结构减薄的方法，包括：提供第一晶圆，所述第一晶圆具有有效区域和无效区域，所述无效区域位于第一晶圆的边缘；提供第二晶圆，所述第二晶圆具有第一表面和与第一表面相对的第二表面；在所述第二晶圆的第一表面形成连接结构，所述连接结构的位置与所述有效区域对应；在所述第二晶圆的第一表面的边缘区域形成支撑结构，所述支撑结构的位置与所述无效区域对应；利用连接结构和支撑结构将所述第一晶圆和第二晶圆键合；沿所述第二表面对所述第二晶圆进行减薄。

可选的，所述支撑结构位于所述第二晶圆的边缘位置，适于为第二晶圆边缘提供支撑力。

可选的，所述支撑结构与所述连接结构厚度相同，厚度范围为10.1微米～60.7微米。

可选的，所述支撑结构的剖面宽度范围为2毫米～5毫米。

可选的，所述支撑结构为位于第二晶圆边缘的连续环形或者分段环形。

可选的，所述支撑结构为单层结构或者多层结构。

可选的，所述多层结构包括位于第二晶圆第一表面上的第一支撑层和位于第一支撑层表面的第二支撑层，所述第一支撑层为厚度10微米～60微米的硅层，所述第二支撑层为厚度0.1微米～0.7微米的锗层。

可选的，所述将第一晶圆和第二晶圆键合的工艺为非熔化型扩散键合、熔化型共熔键合或者静电键合。

可选的，所述第一晶圆内形成有晶体管电路。

本发明还提供了一种晶圆结构，包括：第一晶圆，所述第一晶圆具有有效区域和无效区域，所述无效区域位于第一晶圆的边缘；位于所述有效区域上的连接结构；位于所述无效区域上的支撑结构；位于所述连接结构和支撑结构上的第二晶圆。

可选的，所述支撑结构位于所述第一晶圆的边缘位置，适于为第二晶圆边缘提供支撑力。

可选的，所述支撑结构与所述连接结构厚度相同，厚度范围为10.1微米～60.7微米。

可选的，所述支撑结构的剖面宽度范围为2毫米～5毫米。

可选的，所述支撑结构为位于第一晶圆边缘的连续环形或者分段环形。

可选的，所述支撑结构为单层结构或者多层结构。

可选的，所述多层结构包括位于第一晶圆表面上的第二支撑层和覆盖所述第二支撑层的第一支撑层，所述第一支撑层为厚度10微米～60微米的硅层，所述第二支撑层为厚度0.1微米～0.7微米的锗层。

可选的，所述第一晶圆内形成有晶体管电路。

与现有技术相比，本发明的技术方案具有以下优点：

本实施例中晶圆结构减薄的方法，通过在第二晶圆边缘第一表面上形成与第一晶圆无效区域位置对应的支撑结构，从而为第二晶圆边缘部分提供支撑力，避免第二晶圆边缘部分在后续的减薄过程中受力不均而断裂破损，提高了产品的良率。

进一步地，所述支撑结构采用的剖面宽度为2毫米～5毫米，在提供足够的支撑力同时，避免了覆盖到第一晶圆上的有效区域从而降低产品良率。而所述支撑结构与第一晶圆的连接位置是第一晶圆无效区域，该区域分布的都是无效晶体管电路，因此支撑结构与第一晶圆的连接不影响实际的良率。

附图说明