[发明专利]一种从核状态的监控方法及装置

说明书

技术领域

本发明涉及CPU(Central Processing Unit，中央处理器)应用技术领域，尤其涉及一种从核状态的监控方法及装置。

背景技术

随着现有的嵌入式设备(比如中、高端路由器)的改进，这些设备的CPU核已经从单核发展到多核甚至是众核，为了嵌入式设备正常高效地运行，在应用过程中需要监控这些CPU核的运行状态。

当CPU为多核或众核CPU时，将这些CPU核分为一个主核和若干个从核两类，且通过CPU主核软件来监控CPU的从核状态。在通过主核软件监控从核状态时，主核通过软件记时的方法，记录每个执行独自任务的从核上次与主核的通信时间，如果主核软件监测到某个从核长时间没有与主核通信，则表明该从核出现异常，主核就对其进行异常处理。

按照上述方法实现从核状态监控的过程中，发明人发现：由于主核管理的从核数量众多，从而主核必须占用大量CPU时间，并且需要占用大量内存来存储从核状态信息，导致主核负担加重，极大的降低了CPU性能。

发明内容

本发明的实施例提供一种从核状态的监控方法及装置，提供了一种新的监控方法，在保证CPU性能不降低的情况下实现了从核的状态监控。

为达到上述目的，本发明的实施例采用如下技术方案：

一种从核状态的监控方法，所述方法应用于逻辑器件，所述逻辑器件至少包括定时器模块，所述逻辑器件与待测中央处理器CPU连接，所述待测CPU的主核配置N个通道，所述通道与待测从核对应，且N值大于或等于所述待测从核的个数，所述方法包括：

所述定时器模块设定定时周期，并在所述定时周期到期时，连续发射N个脉冲，所述N个脉冲与所述N个通道一一对应；

根据所述N个脉冲划分的时间按照时分复用原则，监控所述待测从核。

一种从核状态的监控装置，所述装置包括逻辑器件，所述逻辑器件与待测中央处理器CPU连接，所述待测CPU的主核配置N个通道，所述通道与待测从核对应，且N值大于或等于所述待测从核的个数，所述装置包括：

定时器模块，用于设定定时周期，并在所述定时周期到期时，连续发射N个脉冲，所述N个脉冲与所述N个通道一一对应；

监控模块，用于根据所述定时器模块发射的N个脉冲所划分的时间，按照时分复用原则，监控所述待测从核

本发明实施例提供了一种从核状态的监控方法及装置，这一方法应用于逻辑器件，该逻辑器件与待测CPU连接，且在这一逻辑器件中至少包括定时器模块，待测CPU的主核配置N个通道，这些通道与待测从核对应。首先，设定定时周期，并在该定时周期到期时，连续发射N个脉冲，根据N个脉冲划分的时间按照时分复用原则，监控待测从核。与现有技术中，只能通过CPU主核来记录、存储从核的信息从而实现从核监控来说，本发明实施例中，通过逻辑器件完成从核监控，从而降低了监控从核时所占用的CPU时间以及CPU内存，显著提高了CPU性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的一种监控从核状态的方法流程图；

图2为本发明另一实施例提供的一种监控从核状态的方法流程图；

图3为本发明另一实施例提供的另一种监控从核状态的方法流程图；

图4为本发明一实施例提供的一种从核状态监控装置的组成示意程图；

图5为本发明一实施例提供的另一种从核状态监控装置的组成示意程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明一实施例提供了一种从核状态的监控方法，这一方法应用于逻辑器件，该逻辑器件至少包括定时器模块，且逻辑器件与待测CPU连接。该待测CPU的主核配置N个通道，这些通道与待测从核对应，其中N为自然数且N值大于或等于待测从核的个数。

如图1所示，该方法包括：

101、定时器模块设定定时周期。

值得说明的是，这里设定的定时周期用于判断下述的通道溢出。

102、在定时周期到期时，连续发射N个脉冲。