[发明专利]封装结构的制法

说明书

一种封装结构的制法，先提供一包覆至少一电子元件的封装层，再形成一定型层于该封装层上，且该定型层具有开口，之后形成通孔于该开口中的封装层的第一表面上，最后形成导电体于该通孔中，以藉由该定型层的设计，能避免该通孔的孔形变形。

技术领域

本发明涉及一种封装制程，特别是关于一种具电子元件的封装结构的制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，扇出式封装堆迭(Fan Out Package on package，简称FO PoP)等，以配合各种晶片上大幅增加的输入/出埠数量，进而将不同功能的积体电路整合于单一封装结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：记忆体、中央处理器、绘图处理器、影像应用处理器等，藉由堆迭设计达到系统的整合，适合应用于轻薄型各种电子产品。

图1A至图1F为现有封装堆迭装置的其中一半导体封装件1的制法的剖面示意图。

如图1A所示，设置一如晶片的半导体元件10于一第一承载件11的热化离形层110上，再形成一封装层13于该离形层110上以包覆该半导体元件10。

如图1B所示，将具有铜箔120的第二承载件12设于该封装层13上。

如图1C所示，移除该第一承载件11及其热化离形层110，以露出该半导体元件10与封装层13。

如图1D所示，以激光方式形成多个通孔130于该半导体元件10周边的封装层13上。

如图1E所示，藉由该铜箔120电镀导电材料于该些通孔130中，以形成导电柱14，再于该封装层13上形成多个线路重布层(redistribution layer，简称RDL)15，以令该线路重布层15电性连接该导电柱14与该半导体元件10的电极垫100。

如图1F所示，移除该第二承载件12，再利用该铜箔120进行图案化线路制程，以形成一线路构造16，之后再进行切单制程。

惟，现有半导体封装件1的制法中，因以激光方式形成多个通孔130，所以激光的热效应会造成该通孔130的壁面130a烧焦，且在清理该通孔130时会造成其壁面130a崩塌而呈现孔形不佳，如图1D’所示，以致于当电镀制作该导电柱14时，电镀品质不佳，因而造成良率过低及产品可靠度不佳等问题。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的目的为提供一种封装结构的制法，能避免该通孔的孔形变形。

本发明的封装结构的制法，包括：提供一包覆至少一电子元件的封装层，该封装层具有相对的第一表面及第二表面，且该电子元件具有相对的作用面与非作用面，令该电子元件嵌埋于该封装层的第一表面；形成一定型层于该封装层的第一表面上，且该定型层具有至少一开口，以令该封装层的部分第一表面外露于该开口；形成通孔于该开口中的封装层的第一表面上，且该通孔连通该封装层的第一及第二表面；以及形成导电体于该通孔中。

前述的制法中，该封装层以模封制程或压合制程形成者。

前述的制法中，该电子元件的作用面齐平该封装层的第一表面。

前述的制法中，于形成该定型层之前，形成导电层于该封装层的第二表面上。例如，于形成该导电体之后，于该导电层上制作线路构造，且该线路构造电性连接该导电体。该导电层为金属层。

前述的制法中，该定型层为金属层。。

前述的制法中，形成该通孔的方式为激光、机械钻孔或蚀刻方式。