[发明专利]一种浅沟槽隔离结构的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种浅沟槽隔离结构的制造方法。

背景技术

完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。因此，隔离技术是集成电路制造中的一项关键技术。现有的隔离工艺通常包括局部硅氧化工艺(LOCOS)和浅沟槽隔离工艺(Shallow trench isolation，STI)。LOCOS工艺操作简单，其在微米及亚微米工艺中得到了广泛应用，但LOCOS工艺具有一系列缺点，例如，边氧化会形成鸟嘴(bird’s break)，使场二氧化硅侵入有源区，导致有源区有效面积减少；场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应(narrow width effect)；线宽越小，场氧越薄；表面形状不平坦。为了减小LOCOS工艺带来的这些负面效果，出现了一些改进的LOCOS工艺。然而，随着器件向深亚微米级发展，改进的LOCOS工艺仍然存在鸟嘴问题以及场氧减薄效应，因此出现了STI工艺。STI工艺克服了LOCOS工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦的表面形状、对沟槽没有侵蚀且与化学机械抛光(CMP)技术兼容。因此，在0.25μm及以下的工艺，都使用STI隔离工艺。STI工艺的流程主要包括沟槽的刻蚀、填充和CMP平坦化。使用STI工艺的半导体器件中会遇到反窄宽度效应(inverse narrow width effect，INWE)，主要表现为器件的阈值电压随器件沟道宽度的减小而减小。造成I NWE的原因是尖锐的沟槽顶角使栅电场变得集中，导致沟槽边缘产生了一个跟有源器件平行的低阈值通路。随着器件尺寸的减小，INWE已经成为制约器件性能的重要因素。

现有技术中制作STI结构过程中，通常采用氮化硅作为STI沟槽刻蚀的硬质掩膜层，为了扩大STI沟槽中氧化硅填充的工艺窗口，并在随后的高温氧化过程中达到圆角(Corner rounding)的效果，一般会用湿法刻蚀对氮化硅进行回拉工艺(pull back)，使得开口扩大。图1A和1B所示的制作工艺中，氮化硅的回拉程度较小，使得浅沟槽隔离结构12在经过氮化硅11剥离工艺以及后续的栅极刻蚀工艺之后，产生较大的凹坑缺陷(crater defect)13，这种缺陷会增加漏电，可以通过增加SiN pullback的距离来改进，请参考图2A和2B，为了减小该凹坑缺陷，加大了氮化硅的回拉程度，使得形成的浅沟槽隔离结构12在衬底10表面的延伸变长，该浅沟槽隔离结构12在经过氮化硅11剥离工艺以及后续的栅极刻蚀工艺之后，其凹坑缺陷(crater defect)13明显变小。这种增大氮化硅回拉程度的方法，虽然可以减小凹坑缺陷(crater defect)，但这样会影响到后续的一些制程，如浅沟槽隔离结构的圆角(Corner rounding)工艺等。

因此，需要一种新的浅沟槽隔离结构的制作工艺，以避免上述缺陷。

发明内容

本发明的目的在于提供一种浅沟槽隔离结构的制造方法，无需考虑硬质掩膜的回拉速率，即可保证与基底硅接触的硬质掩膜的回拉距离，同时能扩大工艺窗口，满足沟槽圆角效果和绝缘介质填充的工艺要求。

为解决上述问题，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤：

在一半导体衬底上形成具有浅沟槽图案的硬掩膜层；

在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙；

以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底，形成浅沟槽；

在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度；

去除所述硬掩膜层，形成浅沟槽隔离结构。

进一步的，在以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底的步骤之前，所述方法还包括：采用氮基等离子体处理工艺处理所述侧墙，在侧墙表面形成一层氮氧化硅。

进一步的，所述硬掩膜层为氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛中的至少一种。

进一步的，所述硬掩膜层的厚度大于

进一步的，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤之前，所述方法还包括：对所述侧墙进行回拉刻蚀以增大所述浅沟槽的开口。

进一步的，所述侧墙的宽度大于

进一步的，所述侧墙的回拉距离大于

进一步的，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤包括：

在所述浅沟槽中形成内衬层；

在所述沟槽中填充具有第二介质密度的氧化硅；