[发明专利]测试芯片管脚连通性的电路

权利要求书

1.一种测试芯片管脚连通性的电路，其特征在于，包括逻辑门子电路、选择子电路、N个输入管脚及M个输出管脚，N、M为大于或等于2的自然数，各个所述输入管脚均与所述逻辑门子电路连接，当外部激励输入至各个所述输入管脚时，各个所述输入管脚将外部激励输入至所述逻辑门子电路，当外部激励发生变化时，所述逻辑子电路的输出信号随着相应变化，所述选择子电路的输入端分别和所述逻辑门子电路的输出端及芯片本体连接，所述选择子电路的输出端与各个所述输出管脚连接，所述选择子电路选择所述逻辑子电路的输出信号输出至各个所述输出管脚。

2.如权利要求1所述的测试芯片管脚连通性的电路，其特征在于，所述选择子电路包括M个选择器，每个所述选择器的输入端分别和所述逻辑门子电路的输出端及芯片本体连接，每个所述选择器的输出端与对应的输出管脚连接。

3.如权利要求2所述的芯片管脚连通性测试电路，其特征在于，所述逻辑门子电路包括至少两个逻辑门器件。

4.如权利要求3所述的测试芯片管脚连通性的电路，其特征在于，所述逻辑门子电路包括N-1个异或门，所述第一个输入管脚及第二个输入管脚均与所述第一个异或门的输入端连接，所述第一个异或门的输出端及所述第三个输入管脚均与所述第二个异或门的输入端连接，且所述第i个异或门的输出端及第i+2个输入管脚与所述第i+1个异或门的输入端连接，i∈(2，N-2)，所述第N-2个异或门的输出端及第N个输入管脚与所述第N-1个异或门的输入端连接，所述第N-1个异或门的输出端与各个所述选择器的输入端连接。