[发明专利]一种可纠错的曼彻斯特解码装置及其方法

权利要求书

1.一种可纠错的曼彻斯特解码装置，其特征在于，包括：时钟分频器模块（1）、多点采样模块（2）、跳变沿检测模块（3）、译码模块（4）和错误预警模块（5）；

所述时钟分频器模块（1）对输入装置的时钟信号进行分频处理，并将分频处理后的时钟信号输出至所述多点采样模块（2）；

所述多点采样模块（2）对输入的曼彻斯特码元进行多点采样，并将采样结果输出至所述译码模块（4）；

所述跳变沿检测模块（3）检测每位输入的曼彻斯特码元中的电平跳变沿，以此作为所述多点采样模块（2）的参考信号；

所述译码模块（4）根据所述多点采样模块（2）的采样结果进行译码；

所述错误预警模块（5）根据多点采样模块（2）的采样结果进行预警处理；

所述多点采样模块（2）包括计数器一（21）和计数器二（22），所述计数器二（22）用来采样所述曼彻斯特码元的前半个码元，所述计数器一（21）用来采样所述曼彻斯特码元的后半个码元，采用所述曼彻斯特码元作为所述计数器一（21）和计数器二（22）的使能信号，当所述使能信号为高电平时，所述计数器一（21）或所述计数器二（22）加1，当所述使能信号为低电平时，所述计数器一（21）或所述计数器二（22）的值不变；

当所述计数器一（21）或所述计数器二（22）的值大于或等于设定值时，则判定所采样的半个码元为1；当计数器一（21）或所述计数器二（22）的值小于或等于另一设定值时，则判定所采样的半个码元为0；

所述多点采样模块（2）对所述计数器二（22）采样值的判定结果和所述计数器一（21）采样值的判定结果进行组合，如果所述采样值的判定结果的组合值为11或00，则使能所述错误预警模块（5）的预警信号有效，所述错误预警模块（5）通知上层应用软件该曼彻斯特码元为误码。

2.根据权利要求1所述可纠错的曼彻斯特解码装置，其特征在于：当所述跳变沿检测模块（3）在一个曼彻斯特码元的采样周期内检测到电平跳变沿时，所述计数器一（21）和所述计数器二（22）的值清零。

3.根据权利要求1或2所述可纠错的曼彻斯特解码装置，其特征在于：所述多点采样模块（2）对所述计数器二（22）采样值的判定结果和所述计数器一（21）采样值的判定结果进行组合，如果所述采样值的判定结果的组合值为10，则所述译码模块（4）的译码值为1，如果所述采样值的判定结果的组合值为01，则所述译码模块（4）的译码值为0。

4.根据权利要求3所述可纠错的曼彻斯特解码装置，其特征在于：所述多点采样模块（2）对输入的曼彻斯特码元的前半个码元和后半个码元均进行8点采样；当所述计数器一（21）或所述计数器二（22）的值大于或等于4时，则判定所采样的半个码元为1；当所述计数器一（21）或所述计数器二（22）的值小于或等于3时，则判定所采样的半个码元为0。

5.根据权利要求4所述可纠错的曼彻斯特解码装置，其特征在于：所述时钟分频器模块（1）对输入装置的32M时钟信号进行分频处理，分频后的时钟为16倍于所述曼彻斯特码元码率的时钟。

6.根据权利要求1、2、4或5任一项所述可纠错的曼彻斯特解码装置，其特征在于：所述装置通过可编程逻辑语言实现，封装成一个基于包括CPLD或FPGA芯片在内的可编程逻辑器件的IP核。