[发明专利]CMOS器件及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体而言，涉及一种CMOS器件及其形成方法。

背景技术

随着半导体技术的发展，要求CMOS器件的尺寸不断缩小，相应地，对高密度、高性能大规模集成电路的需求也越来越多。在众多的CMOS器件中，互补金属氧化物(CMOS)器件作为先进的逻辑集成电路，已成为集成电路发展的主流。

CMOS器件的综合性能受多种因素的影响，其中，阱区的质量和性能是这些影响因素的其中之一。现有的CMOS器件的阱区主要通过高能离子注入形成，且离子注入时，经常采用垂直注入的方式(即0°倾斜角/0°扭转角)。然而，这种高能垂直注入的方式很容易引起阱区不均衡的问题，使阱区中心的掺杂深度高于阱区外缘的掺杂深度。同时，因注入(掺杂)离子具有较高能量，且通电使用的过程中会给予这些离子一定的热运动能力，使得注入离子容易向衬底中扩散，超出预定的阱区区域。这就使得阱区底部容易出现隧穿效应，产生漏电流，从而降低整个CMOS器件的使用性能。

发明内容

本发明旨在提供一种CMOS器件及其形成方法，以解决现有技术中CMOS器件中阱区结构易产生漏电流的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种CMOS器件，包括STI结构和位于相邻STI结构之间的阱区结构，该阱区结构包括掺杂区和防扩散区，掺杂区设置在衬底中，防扩散区设置在掺杂区与衬底的非掺杂区之间，将掺杂区和非掺杂区至少部分地隔离开。

进一步地，上述防扩散区位于阱区结构的底部。

进一步地，上述防扩散区的厚度为

进一步地，上述防扩散区是通过向衬底中引入防扩散离子形成。

进一步地，上述防扩散离子的半径大于衬底的原子的半径。

进一步地，上述防扩散离子为惰性元素的离子。

进一步地，上述防扩散离子为氩离子、氪离子或氙离子，优选为氙离子。

进一步地，上述掺杂区是通过向衬底中掺杂N型元素或P型元素形成的。

进一步地，上述N型元素为磷或砷，P型元素为硼或铟。

根据本申请的另一方面，还提供了一种CMOS器件的形成方法，包括在相邻的STI结构之间形成阱区结构的步骤，该步骤包括：

向衬底上相邻STI结构之间的区域与衬底的非掺杂区之间的至少部分区域引入防扩散离子，形成将掺杂区和非掺杂区至少部分隔离的防扩散区；掺杂防扩散区上方的区域，形成掺杂区，进而形成阱区结构。

进一步地，形成防扩散区的步骤中，向衬底上欲形成阱区的区域的底部引入防扩散离子，以形成防扩散区。

进一步地，形成防扩散区的步骤包括：采用离子注入的方式，向衬底上欲形成阱区的区域中与衬底相接触的部分边缘处注入防扩散离子，形成防扩散区。

进一步地，采用离子注入的方法形成防扩散区时，防扩散离子的注入能量为500～50000ev，注入剂量为2×10¹²～1×10¹³cm^-2。

进一步地，形成掺杂区的步骤中，采用离子注入的方式掺杂防扩散区上方的区域。

进一步地，形成掺杂区的步骤中，采用垂直离子注入的方式掺杂形成掺杂区。

应用本发明的CMOS器件及其形成方法，该CMOS器件中，在阱区结构的掺杂区的下方增加了一层防扩散区。在后续的掺杂过程及器件的通电使用过程中，这层预先形成的防扩散区能够阻碍掺杂离子的运动，防止掺杂离子由预定的阱区区域向衬底扩散移动。基于掺杂离子由阱区向衬底的扩散移动受到限制，掺杂离子向衬底的泄漏量就会相应减少。而在后期的使用过程中，较少的泄漏量就有利于避免阱区结构与衬底间、甚至是不同的阱区结构间出现隧穿效应，进而减少CMOS器件中的漏电流，使器件具有较高的使用性能。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本申请一种实施方式中CMOS器件阱区结构的结构示意图；

图2示出了本申请一种实施方式中CMOS器件阱区结构的微观结构示意图；

图3示出了本申请一种实施方式中形成CMOS器件时，在相邻的STI结构之间形成阱区结构的方法的工艺流程示意图；

图4至图6示出了一种实施方式中CMOS器件阱区结构的制作方法各步骤所形成的基体剖面示意图；

图4示出了形成有STI结构的衬底的剖面示意图；