[发明专利]一种制作半导体器件的方法

说明书

本发明提供一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成栅极结构；在所述半导体衬底上形成包围栅极的侧墙；在所述半导体衬底上曝光形成仅露出PMOS区域的光刻胶层；各向异性刻蚀所述半导体衬底从而在源漏区形成沟槽；各向同性继续刻蚀所述沟槽；执行刻蚀后处理工艺。湿法刻蚀所述沟槽根据本发明的制作方法采用氢气等离子气体作为沟槽刻蚀的最后一步；氢气等离子气体对氮化硅侧墙材料具有超高选择比；氢气刻蚀工艺结合氮气和氢气的混合气体的刻蚀后处理工艺能减弱蚀刻副产物的堆积。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种制作半导体器件的方法。

背景技术

在先进半导体器件的制造工艺中，嵌入式锗硅工艺可以明显增强PMOS的性能。当前，形成嵌入式锗硅的工艺顺序有两种：一种是先嵌入硅锗技术(eSiGe)，先形成嵌入式锗硅，然后在栅极的两侧形成侧墙；另一种是后嵌入硅锗技术，先在栅极的两侧形成侧墙，然后形成嵌入式锗硅。为了获得更大的工艺窗口和更好的电学性能，通常采用上述工艺顺序中的后一种来形成嵌入式锗硅。

在后嵌入式锗硅工艺中，在PMOS区域中外延生长SiGe层时怎么样避免SiGe在NMOS区域的生长是需要面临的挑战。目前优选的是采用氮化硅作为NMOS的隔绝层，因为SiGe在其上外延生长的几率和速度远远小于在硅表面的几率和速度。

在PMOS区域硅沟槽(PSR)的过程中需要避免对氮化硅隔绝层的过量蚀刻，该过量蚀刻将导致本应要用氮化硅隔绝并保护的特定源漏区例如NMOS区域被蚀刻，在后续的SiGe外延生长中形成不需要的SiGe缺陷。PMOS的硅沟槽蚀刻中导致的SiN隔绝层过量的纵向和水平蚀刻是该工艺控制SiGe外延生长瑕疵的关键。同时，刻蚀的副产物将沉积到硅半导体衬底表面，缩小后续湿法刻蚀的工艺窗口。

因此，需要提出一种新的半导体器件的制作方法，以解决上述问题，在PSR干法刻蚀过程中平衡刻蚀偏置和副产物沉积的关系。

发明内容

针对现有技术的不足，本发明提供一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成栅极结构；在所述半导体衬底上形成包围栅极的偏置侧墙；在所述半导体衬底上曝光形成仅露出PMOS区域的光刻胶层；各向异性刻蚀所述半导体衬底从而在源漏区形成沟槽；各向同性继续刻蚀所述沟槽；执行刻蚀后处理工艺；湿法刻蚀所述沟槽。

优选地，还包括在湿法刻蚀之前采用灰化工艺去除所述光刻胶层。

优选地，所述灰化工艺为富氧灰化工艺或者无氧灰化工艺。

优选地，所述侧墙的材料为氮化硅。

优选地，所述各向异性刻蚀的气体主要包括溴化氢和氯气。

优选地，所述各向同性刻蚀的气体为纯氢气。

优选地，所述刻蚀后处理工艺的气体包括纯氮气或者氮气和氢气的混合气体。

综上所述，根据本发明的制作方法采用氢气等离子气体作为沟槽刻蚀的最后一步；氢气等离子气体对氮化硅侧墙材料具有超高选择比；氢气刻蚀工艺结合氮气和氢气的混合气体的刻蚀后处理工艺能减弱蚀刻副产物的堆积。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为本发明提出的形成∑状锗硅层的方法的各步骤的示意性剖面图；

图2为本发明提出的形成∑状锗硅层的方法的流程图。

具体实施方式