[发明专利]功率半导体芯片的铜金属化结构及其制作方法

说明书

技术领域

本发明涉及功率半导体芯片的制造技术领域，尤其涉及一种功率半导体芯片的铜金属结构及其制作方法。

背景技术

与金属铝相比，金属铜具有更低的电阻率，更好的热导率及屈服强度等性能，采用铜引线键合可以大大提高模块的可靠性，相应地，功率半导体芯片正面的铜金属化技术也得到越来越广泛的应用。

目前，功率半导体芯片表面的铜金属化结构主要包括位于衬底上方的阻挡层、籽铜层以及金属铜化层。

由于铜引线的硬度比铝引线的硬度大，因此在金属铜引线键合时对键合点施加的功率较大，常规的铜金属化层厚度不能承受如此大的功率。所以，需要增加铜金属化层的厚度，而且随着铜引线线径的增大，所需功率还需要进一步增大，导致铜金属化层的厚度也需要相应进一步增大，最终的铜金属化层的厚度为常规铝金属化层厚度的数倍，而铜金属化层采用剥离工艺来实现，因此光刻胶造型的厚度也很大，从而增加了金属化工艺的难度与成本。

而且随着铜引线线径的增大，即使数倍于铝金属化层厚度的铜金属化层也不一定能够满足铜引线键合的要求，不能保证较大线径的铜引线键合成品率，最终影响铜引线键合点的寿命与可靠性。

发明内容

有鉴于此，本发明提供了一种新的功率半导体芯片的铜金属化结构及其制作方法，以降低铜金属化层的厚度，并保证铜引线键合点的寿命与可靠性。

为了达到上述目的，本发明采用了如下技术方案：

一种功率半导体芯片的铜金属化结构，所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区；所述栅极区和所述集电极/漏极区之间存在第一间隔；在所述发射极/源极区对应的衬底内部设置有两个以上的元胞，所述元胞在电气上并联连接，在每个所述元胞结构内包括一个基区，每个所述基区内设置有两个源极区；在所述发射极/源极区包括位于两个相邻的所述基区内的相邻源极区的之间的衬底上方的第一绝缘层和第一多晶硅层，所述第一多晶硅层埋在所述第一绝缘层内；

在所述栅极区包括位于所述栅极区内的衬底上方的第二绝缘层和第二多晶硅层，所述第二多晶硅层通过所述第二绝缘层与所述发射极/源极区和所述衬底实现电绝缘，且所述第二绝缘层覆盖部分所述第二多晶硅层；

在所述集电极/漏电极区对应的衬底靠近表面的内部设置有与所述衬底的导电类型相反的掺杂区域；

所述铜金属化结构包括：

位于所述基区的两个源极区之间的衬底上方、所述第一绝缘层上方以及所述第二绝缘层的第一部分上方的第一阻挡层；位于未被所述第二绝缘层覆盖的第二多晶硅层上方以及所述第二绝缘层的第二部分上方的第二阻挡层；其中，所述第一阻挡层和所述第二阻挡层之间存在第二间隔；位于所述掺杂区域上方的第三阻挡层；

依次位于所述第一阻挡层上方的第一籽铜层和第一铜金属化层；依次位于所述第二阻挡层上方的第二籽铜层和第二铜金属化层；依次位于所述第三阻挡层上方的第三籽铜层和第三铜金属化层；

在所述发射极/源极区还包括：第一增强层，所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间，或者，所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间，或者，所述第一增强层位于所述第一铜金属化层的上方；

在所述栅极区还包括：第二增强层，所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间，或者，所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间，或者，所述第二增强层位于所述第二铜金属化层的上方；

在所述集电极/漏极区还包括：第三增强层，所述第三增强层位于所述第三籽铜层和所述第三铜金属化层之间，或者，所述第三增强层位于所述第三阻挡层和所述第三籽铜层之间，或者，所述第三增强层位于所述第三铜金属化层的上方。

较优地，所述第一增强层、所述第二增强层和/或所述第三增强层分别为一整体结构。

较优地，所述整体结构为其内部设置有若干个开口的网状结构。

较优地，所述第一增强层包括至少两个间断的部分，和/或，所述第二增强层包括至少两个间断的部分，和/或，所述第三增强层包括至少两个间断的部分。

较优地，所述第二增强层的形状和大小与所述栅极区的形状和大小相同。

较优地，还包括若干条栅极母线，所述栅极母线位于所述第二间隔内，所述栅极母线的一端连接所述栅极区，另一端沿着所述栅极区向所述发射极/源极区延伸的方向延伸。

较优地，还包括栅极母线，所述栅极母线包围所述发射极/源极区，且所述栅极母线与所述发射极/源极区之间存在间隙。