[发明专利]CHIRP信号的脉冲压缩方法及其无线信号收发器

说明书

技术领域

本发明涉及CHIRP信号(线性调频信号)的脉冲压缩方法，以及基于该脉冲压缩方法的无线信号收发器。

背景技术

CHIRP信号作为一种线性调频信号，用数学公式表示其瞬时频率为：

f(t)＝f₀+st 0＜t＜T

其中，f₀为CHIRP信号的起始频率，s表示其频率变化斜度，当s＞0时表示CHIRP信号的频率在信号周期内为不断增加的，称为UP CHIRP(升序线性调频信号)；当s＜0时表示CHIRP信号的频率在信号周期内为不断减低的，称为DOWN CHIRP(降序线性调频信号)。从上式中可以看出任意时刻的瞬时频率与该时刻一一对应，这也是CHIRP信号的内在规律。

在CHIRP信号处理中，广泛使用DDL(色散延迟线)产生CHIRP信号并实现脉冲压缩。传统的DDL(色散延迟线)采用SAW(声表面波)器件实现，一旦完成，其参数特征即被确定而无法调整。若一个CHIRP信号BT值(B指带宽，T指周期)要求较高时，特别是T值较大时，器件的制作成本变得很高，体积很大，不宜在现代通信系统中采用。现有的数字式DDL实现方法通常采用数字滤波器的设计方法，会利用到DFT和IDFT两种变换算法，消耗大量的机器计算周期时间资源，成本较高，且在T值较大时不宜实现。

发明内容

本发明提出一种CHIRP信号的脉冲压缩方法，以解决现有技术中对CHIRP信号进行脉冲压缩时计算周期长，需要对CHIRP信号进行同步，系统复杂和成本高的技术问题。

本发明还提出基于上述CHIRP信号的脉冲压缩方法的无线信号收发器。

本发明的CHIRP信号的脉冲压缩方法采用如下技术方案：本CHIRP信号的脉冲压缩方法，设CHIRP信号为：C₁，C₂，C₃，......C_k......C_K，1≤k≤K，其中K为完成一次通信所需要发送的CHIRP信号周期数；对周期C_k的脉冲压缩处理包括以下步骤：

S1、分析取得瞬时信号中的所有瞬时频率分量，并分离出每个瞬时频率分量对应的幅度，得到各瞬时频率分量的幅度和相位；

S2、开辟存储空间M_n存放步骤S1得到的各瞬时频率分量的幅度和相位；存储空间M_n的位置顺序对应各瞬时频率分量的顺序；

S3、设瞬时频率分量f_n在对应CHIRP周期中出现的相对时刻为t_n，令瞬时频率分量f_n出现的相对时刻t_n距离瞬时频率分量f_n所在周期结束的时间长度为T_n，通过T_n＝T-t_n计算得出T_n；

S4、开辟另一存储空间M_T用于重新排列C_k中各个时刻的不同瞬时频率分量的幅度，排列顺序以T_n为参考，将每个瞬时频率分量f_n的幅度值存放在T_n对应的存储空间M_T的空间中，并将所有重叠在存储空间M_T的同一个空间中的瞬时频率分量的幅度叠加在存储空间M_T的一个空间中；

其中，T为CHIRP信号周期，0≤n≤N。

在上述步骤S3中，对所述T_n进行预先计算，并将计算得出的T_n与瞬时频率分量f_n幅度和相位数组对应存放在存储空间M_n中。

本发明基于CHIRP信号的脉冲压缩方法的无线信号收发器采用如下技术方案：基于上述CHIRP信号的脉冲压缩方法的无线信号收发器，包括接口控制器、节电控制器、IQ调制器、IQ解调器、带通滤波器及收发天线，

还包括微处理器及FPGA；所述微处理器分别与FPGA、接口控制器及节电控制器连接；在上行链路中，FPGA经IQ调制器、带通滤波器与收发天线连接；在下行链路中，FPGA经IQ解调器、带通滤波器与收发天线连接；

所述微处理器与FPGA进行通信，实现双向数据传输和向FPGA发送控制指令；所述FPGA用于发生CHIRP信号、对CHIRP信号进行脉冲压缩处理、MAC协议分析及MAC数据包合成。