[发明专利]具有高支护外围焊料凸块的晶片级封装器件

说明书

相关申请的交叉引用

本申请要求享有2013年3月13日提交的、题为“WAFER-LEVEL PACKAGE DEVICE HAVING HIGH-STANDOFF PERIPHERAL SOLDER BUMPS”的美国临时申请No.61/779,635的权益。美国临时申请No.61/779,635的整体通过引用被合并于此。

技术领域

本申请涉及晶片级封装器件及所述器件的制作方法。

背景技术

封装技术已发展到开发更小的、更便宜的、更可靠的、并且环境更友好的封装。例如，采用可直接表面安装的封装的芯片级封装技术已被开发，所述封装具有不大于集成电路芯片面积的1.2倍的表面积。晶片级封装（WLP）是一种芯片级封装技术，其包含各种各样的技术，集成电路芯片借此在分割之前以晶片级被封装。晶片级封装将晶片制作工艺延伸到包括器件互连和器件保护工艺。因此，晶片级封装通过考虑到晶片制作，封装，测试，和老化工艺在晶片级的集成而使制造工艺一体化。

在半导体器件的制造中使用的传统制作工艺采用显微光刻法将集成电路图案形成到由诸如硅，砷化镓等等的半导体形成的圆形晶片上。典型地，被形成图案后的晶片被分割成单独的集成电路芯片或裸片以便将这些集成电路从彼此分开。这些单独的集成电路芯片利用各种各样的封装技术被组装或封装以便形成可被安装至印刷电路板的半导体器件。

发明内容

用于制作晶片级封装半导体器件的技术被描述，所述晶片级封装半导体器件具有类似于采用扁平无引脚（例如，QFN）封装技术的那些器件的形状因数（form factors）。在一个或多个实现方式中，晶片级封装器件包括集成电路芯片（例如，裸片），其具有形成在所述集成电路芯片上面的至少一个立柱（例如，铜立柱）。所述立柱被构造成向所述集成电路芯片提供电互连。构造成支撑所述立柱的封装结构被形成在所述集成电路芯片的表面上。在一个或多个实现方式中，第二集成电路器件可以被安装至所述集成电路芯片使得所述集成电路器件与所述集成电路芯片处于电通信。所述第二集成电路器件至少部分地由所述封装结构封装。

本“发明内容”被提供以便以简化的形式引入对下面在“具体实施方式”中被进一步描述的概念的选择。本“发明内容”并不意在确定所要求保护的主题的关键特征或基本特征，其也不意在被用作确定所要求保护的主题的范围时的一种辅助。

附图说明

详细的说明通过参考附图而被描述。在说明书和附图中的不同实例中对相同附图标记的使用可以指代类似的或相同的特征。

图1A为举例说明根据本申请实例的实现方式的晶片级封装器件的概略的局部横截面侧视图，其中所述晶片级封装器件包括具有基础集成电路芯片器件、形成在所述基础集成电路芯片器件上的具有高支护外围结构的至少一个立柱、和电连接至所述基础集成电路芯片器件的第二集成电路芯片器件的单一的器件构造。

图1B为举例说明根据本申请实例的实现方式的晶片级封装器件的概略的局部横截面侧视图，其中所述晶片级封装器件包括具有基础集成电路芯片器件、形成在所述基础集成电路芯片器件上的具有高支护外围结构的至少一个立柱、和电连接至所述基础集成电路芯片器件的第二集成电路芯片器件的单一的器件构造。

图2为举例说明在实例的实现方式中用于制作晶片级封装器件，诸如图1A和1B中所示的器件的工艺流程图。

图3A为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和1B中所示的器件的概略的局部横截面侧视图。

图3B为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和1B中所示的器件的概略的局部横截面侧视图。

图3C为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和1B中所示的器件的概略的局部横截面侧视图。

图3D为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和1B中所示的器件的概略的局部横截面侧视图。

图3E为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和1B中所示的器件的概略的局部横截面侧视图。

图3F为举例说明根据图2中所示的工艺制作晶片级封装器件，诸如图1A和1B中所示的器件的概略的局部横截面侧视图。

具体实施方式

概述