[发明专利]半导体器件和半导体封装

说明书

对相关申请的交叉引用

本申请要求于2013年3月15日向韩国特许厅（KIPO）提交的韩国专利申请No.10-2013-0027658的优先权，通过引用将其内容整体合并于此。

技术领域

本发明构思一般涉及3D堆叠半导体器件。更具体地，本发明构思涉及其中多通道接口类型宽输入/输出存储器件堆叠在片上系统（SOC）上的半导体器件，并且涉及包括该半导体器件的半导体多芯片封装。

背景技术

最近，已开发出这样的半导体器件，其中已将多通道接口型宽输入/输出存储器件堆叠在片上系统（SOC）上。该器件具备硅通孔（TSV）以促进存储器件到SOC的连接。

当需要扩展SoC的存储器的带宽时，或者当需要更大的集成密度时，可以增加宽输入/输出存储器件的数目。然而，在那些情况下，将认为有必要扩展提供TSV的区域。因此，根据每个指定的带宽或集成密度而单独地设计SOC。

发明内容

根据本发明构思的一方面，提供半导体器件，其中可以将一个或多个具有各种密度和/或带宽的宽输入/输出存储器件堆叠在具有预定尺寸的TSV区域的片上系统（SOC）上。

为此，根据本发明构思的一方面，提供一种半导体器件，包括：片上系统（SOC），具有彼此独立的多个输入/输出通道；多个存储器控制器，分别电连接至所述输入/输出通道；时钟信号发生器，被配置为向存储器控制器提供时钟信号；以及中央处理器（CPU），操作地连接至时钟信号发生器且连接至存储器控制器，以便控制时钟信号发生器的操作和存储器控制器的操作。并且至少一个输入/输出存储器件堆叠在片上系统上，并且其中每个宽输入/输出存储器件具有衬底、存储器、以及布置在衬底的表面上且电连接至至少一个存储阵列的存储器凸块，其中片上系统的所有通道电连接至至少一个宽输入/输出存储器件的相应的一些存储器凸块，使得至少一个宽输入/输出存储器件经由存储器凸块向/从片上系统发送/接收数据，其中所述至少一个宽输入/输出存储器件的每一个的存储器凸块的总数和布局与SOC芯片的SOC凸块的总数和布局相同，其中片上系统的时钟信号发生器用于产生各种频率的时钟信号，并且其中片上系统的中央处理器被配置为根据堆叠在片上系统上的宽输入/输出存储器件的数目来设置由时钟信号发生器产生的时钟信号的频率。

同样为此，根据本发明构思的另一方面，提供一种半导体器件，包括：片上系统（SOC），具有彼此独立的多个输入/输出通道；以及堆叠在片上系统上的至少一个宽输入/输出存储器件，并且其中每个宽输入/输出存储器件具有衬底、存储器、以及布置在衬底的表面上且电连接至至少一个存储阵列的存储器凸块，其中片上系统的所有通道电连接至至少一个存储阵列，其中片上系统的所有通道电连接至至少一个宽输入/输出存储器件的相应的一些存储器凸块，使得至少一个宽输入/输出存储器件经由存储器凸块向/从片上系统发送/接收数据，其中所述至少一个宽输入/输出存储器件的每一个的存储器凸块的总数和布局与SOC芯片的SOC凸块的总数和布局相同，并且其中每个宽输入/输出存储器件进一步包括：分别电连接至其存储器凸块的控制电路，以分别向/从存储器凸块发送/接收数据；以及控制器，被配置为操作上连接至控制电路，并且被配置为基于堆叠在片上系统上的宽输入/输出存储器件的数目来关断选择的一些控制电路。

根据本发明构思的另一方面，提供一种半导体器件，包括：片上系统（SOC），具有彼此独立且具有末端的多个输入/输出通道；以及多个宽输入/输出存储器件，并排堆叠在该片上系统上，并且其中每个宽输入/输出存储器件具有衬底、存储器、和布置在衬底表面上且电连接至至少一个存储阵列的存储器凸块，其中每个宽输入/输出存储器件的一些存储器凸块在其末端电连接至片上系统的相应一部分通道，而每个宽输入/输出存储器件的其他存储器凸块没有电连接至片上系统的任何通道，而是在半导体器件中是电性不活动的（electrically inactive），从而每个宽输入/输出存储器件仅经由它的一些存储器凸块向/从片上系统发送/接收数据，并且其中每个宽输入/输出存储器件的存储器凸块的总数和布局与片上系统的输入/输出通道的末端的总数和布局相同。

附图说明

通过下面结合附图进行的优选实施例的详细描述，将更清楚地理解本发明构思。

图1是根据本发明构思的可以集成在半导体器件中的片上系统和一个或多个宽输入/输出存储器件的框图；

图2是根据本发明构思可以制造的一种半导体器件的框图；

图3是根据本发明构思可以制造的另一种半导体器件的框图；