[发明专利]存储器元件的半导体结构及布局结构

说明书

本发明公开一种存储器元件的半导体结构及布局结构，其布局结构包含有多个第一栅极图案、多个第一接触垫图案、多个虚置图案、多个第二接触垫图案、以及多个第二栅极图案。该等第一接触垫图案彼此平行且与该等第一栅极图案电性连接。该等虚置图案与该等第一接触垫图案交错排列，而该等第二接触垫图案则分别设置于一该第一接触垫图案与一该虚置图案之间。另外，该等第二栅极图案是电性连接至该等第二接触垫图案。

技术领域

本发明有关于一种存储器元件的半导体结构与布局结构，尤指一种闪存存储器元件的半导体结构与布局结构。

背景技术

半导体存储器元件普遍地使用于各种电子装置中，举例而言，非挥发性半导体存储器(non-volatile semiconductor memory)常用于手机、数字相机、个人数字助理、移动计算装置、非移动计算装置及其他装置中。在非挥发性(non-volatile)半导体存储器中，电可擦除可编程式只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)及闪存存储器(flash memory)即为最广泛使用的非挥发性半导体存储器。

而随着半导体制作工艺的进步以及元件的缩小，半导体存储器元件面临到更多的挑战。举例来说，现有闪存存储器单元胞包含一存储栅极(memory gate)，以及一与该存储栅极毗邻的选择栅极(select gate)。随着元件与制作工艺容忍度(process window)的缩小，选择栅极与接触插塞之间的不对准(misalignment)问题益发影响元件的表现，甚至导致闪存存储器元件的失效。另外，当选择栅极为一间隙壁型态的选择栅极时，其具有一倾斜且不平坦的表面，因此设置于选择栅极上且必须与选择栅极实体接触的接触插塞不易与此一表面确实地接触，而更引发了可靠度(reliability)问题。

发明内容

因此，本发明之一目的在于提供一种存储器元件的半导体结构以及布局结构，以克服接触插塞与选择栅极之间的对准与可靠度等问题。

根据本发明，提供一种存储器元件的布局结构，该存储器元件的布局结构包含有多个第一栅极图案、多个第一接触垫(landing pad)图案、多个虚置图案、多个第二接触垫图案、以及多个第二栅极图案。该等第一接触垫图案 彼此平行且与该等第一栅极图案电性连接。该等虚置图案与该等第一接触垫图案交错排列，而该等第二接触垫图案则分别设置于一该第一接触垫图案与一该虚置图案之间。另外，该等第二栅极图案电性连接至该等第二接触垫图案。

根据本发明，另提供一种存储器元件的半导体结构，该半导体结构包含有一基底、多个设置于该基底上的存储器元件、多个设置于该基底上的存储栅极接触垫、多个设置于该基底上的虚置栅极、多个设置于该基底上的选择栅极接触垫、以及多个分别形成于该等选择栅极接触垫上的选择栅极接触插塞。该等存储器元件分别包含一存储栅极与一选择栅极，该等存储栅极接触垫电性连接至该等存储栅极，该等选择栅极接触垫则电性连接至该等选择栅极。该等虚置栅极与该等存储栅极接触垫为交错设置，而该等选择栅极接触垫则设置于一该存储栅极接触垫与一该虚置栅极之间。另外，该等选择栅极接触垫包含一凹陷部，该凹陷部的底部具有一平坦表面，而该等选择栅极接触插塞是接触该平坦表面。

根据本发明所提供的存储器元件的半导体结构与布局结构，利用虚置栅极的设置，增加选择栅极接触垫的制作工艺容忍度，并且使得选择栅极接触垫包含一具有平坦表面的凹陷部，故选择栅极接触插塞可接触该平坦表面而改善存储器元件的可靠性。

附图说明

图1为本发明所提供的一存储器元件的布局结构的一较佳实施例的示意图。

图2为沿图1中A-A’切线所获得的存储器元件的半导体结构的剖面示意图。

图3为沿图1中B-B’切线所获得的存储器元件的半导体结构的剖面示意图。

主要元件符号说明