[发明专利]一种阵列基板及其制备方法

说明书

技术领域

本发明涉及阵列基板制造工艺技术领域，尤其涉及一种阵列基板及其制备方法。

背景技术

在CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺制造工序中，通常在CMOS的阵列基板中的金属层表面溅射一层薄薄的抗反射层，通常为10nm-20nm，用来消除来自金属层表面的反射，以使在后续的光刻过程中维持较高的光刻精度。而对于传统的CMOS集成电路生产，由于产品的要求不高，通常使用材料多晶硅α-Si来制备抗反射层，来消除金属表面的反射，但这种抗反射层具有一定的局限性。

发明人在实现本发明的过程中发现现有使用α-Si作为抗反射层的技术方案至少存在以下缺陷：

使用材料α-Si制备抗反射层，由于金属层和该金属层下面的介质层的热膨胀系数不同,因此在热胀冷缩的过程中就会有一个应力的释放，在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，从而导致在金属层中的电迁移过程中，可能会引起断路或短路，使产品的使用寿命缩短，因此使用材料α-Si制备抗反射层不能够满足产品可靠性的要求。阵列基板的剖视图如图1a和1b所示，俯视图如图2a和2b所示，其中空洞如图1b和图2b中标注1所示，小丘如图1b和图2b中标注2所示。

由此可见，随着工艺发展的不断提升以及产品可靠性的要求的提高，目前亟需一种新型的材料来制备金属表面的抗反射层，该抗反射层不但能消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。

发明内容

本发明实施例中提供一种阵列基板及其制备方法，能够消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。

本发明实施例提供一种阵列基板的制备方法，包括：

在衬底基板上形成介质层；

在所述介质层的表面形成金属层；

在所述金属层的表面形成抗反射层，所述抗反射层的材料为氮化钛TIN。

优选地，利用物理气相沉积PVD设备在所述金属层的表面形成抗反射层。

优选地，在所述金属层的表面形成抗反射层，具体包括：

向装有钛靶的PVD设备中置入形成有所述金属层的阵列基板；

向所述PVD设备中通入氩气和氮气；

所述氩气在直流电源产生的电场作用下轰击钛靶，使钛靶与氮气发生反应，在所述金属层的表面形成抗反射层。

优选地，所述向装有钛靶的PVD设备通入氩气和氮气，具体包括：

开启所述PVD设备的阀门，并向装有钛靶的PVD设备通入一定剂量的氩气和氮气，维持5～8秒；

开启所述PVD设备的直流电源，并向所述PVD设备通入一定剂量的氩气和氮气，维持3～5秒；

将直流电源的功率增加到反应功率，并继续向PVD设备通入一定剂量的氩气和氮气，维持13～18秒。

优选地，每次通入氩气的剂量为45scc-55scc，通入氮气的剂量为55scc-65scc。

优选地，所述直流电源的反应功率为6400W～6500W。

优选地，所述抗反射层的厚度为30nm-40nm。

根据上述方法，本发明实施例提供了一种阵列基板，包括：

衬底基板，位于所述衬底基板上的介质层，位于所述介质层表面的金属层以及位于所述金属层表面的抗反射层，所述抗反射层的材料为氮化钛TIN。

优选地，所述抗反射层的厚度为30nm-40nm。

本发明的上述实施例中，在金属层的表面形成材料为氮化钛TIN的抗反射层，采用TIN材料制备的抗反射层质地均匀致密，表面光滑，弹性良好，附着性好，不但能够消除来自金属层表面的反射，而且能够有效地避免由于应力释放在金属层的有些部位形成空洞或是由金属原子的堆积而形成小丘，使金属层中的电迁移过程中引起的断路或短路的问题，从而提高产品的可靠性。

附图说明

图1a为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的剖面图；

图1b为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的标注有空洞和小丘的剖面图；

图2a为本发明实施例提供的使用α-Si作为抗反射层的阵列基板的俯视图；