[发明专利]在异质衬底上制造半导体结构的方法

说明书

公开了一种用于在具有多深宽比掩模的异质衬底上形成无缺陷半导体结构的技术。多深宽比掩模包括形成在衬底上的第一层、第二层和第三层。第二层具有比分别在第一层中的第一开口和第三层中的第三开口要宽的第二开口。全部三个开口以公共中心轴为中心。从衬底的顶部表面生长半导体材料，并且横向地生长到第二开口内的第一层的顶部表面上。通过将第三层用作为蚀刻掩模，来蚀刻被布置在第三开口内并且位于第三开口的垂直下方的半导体材料，以使得横向地溢出到第一层的顶部表面上的保留材料形成保留结构。

技术领域

本发明的实施例总体上涉及在异质衬底上制造半导体结构的方法。更具体而言，本发明的实施例涉及在电介质层上制造氮化镓结构的方法。

背景技术

氮化镓(GaN)是宽带隙半导体材料，该材料由于其与微电子器件(包括，但不限于，晶体管、发光二极管(LED)以及高功率晶体管器件)相关的有益特性而被广泛探索。当前，GaN直接地生长在诸如硅衬底之类的非原生(non-native)衬底上。当GaN生长在非原生衬底上时，会出现大幅的晶格失配。晶格失配导致线位错(threading dislocation)缺陷在外延生长的GaN材料内传播。当前，常规的解决方案通过横向外延过生长(LEO)来生长高质量的GaN层，其中高质量的GaN横向地(<100>方向)生长在来自相邻沟槽的非GaN衬底上方。

附图说明

图1A-图1L示出了根据本发明的实施例的用于在异质衬底上形成半导体结构的方法的横截面视图、俯视图和等距视图。

图2A示出了根据本发明的实施例的具有形成在异质衬底上的半导体源极区、漏极区和沟道区的平面型器件的等距视图。

图2B示出了根据本发明的实施例的具有由被布置在异质衬底上的半导体材料形成的鳍部的finFET器件的等距视图。

图3示出了利用本发明的一种实施方式所实现的计算系统。

具体实施方式

描述了一种用于在异质衬底上制造半导体结构的方法。针对具体细节描述了本发明的实施例，以便提供对本发明的透彻理解。本领域技术人员将意识到，可以在没有这些具体细节的情况下实施本发明。在其它示例中，并未特别详细地描述公知的半导体工艺和装置，以免不必要地使本发明的实施例难以理解。另外，附图中所示出的各个实施例是说明性的表示，而并不一定按比例绘制。

本发明的实施例针对在异质衬底上制造半导体结构。在实施例中，初始地在半导体衬底上形成掩模。该掩模可以是由三层垂直堆叠的电介质层构成的多层掩模。然后形成通过全部三层的初始开口。每一层都具有开口，并且全部三个开口彼此对准，以使得半导体衬底被暴露。接着，第二开口横向地延伸，以使得第二开口宽于第一开口和第三开口。此后，半导体材料从衬底的顶部表面外延生长。当半导体材料生长到第一层上方时，其通过LEO开始横向地生长至较宽的第二开口中。接着，通过将第三层用作为自对准的蚀刻掩模，来蚀刻掉外延生长的半导体材料的缺陷部分。外延生长的半导体材料中的基本上没有缺陷的部分随后保留在多层掩模的第一层上。保留的无缺陷半导体材料形成与衬底(在该衬底之上形成半导体结构)异质的半导体结构。

图1A-图1L示出了根据本发明的实施例的用于在异质衬底上形成半导体结构的方法的横截面视图、俯视图和等距视图。

在图1A中，该方法以提供具有顶部表面103的衬底102而开始。衬底可以是任何适当的结构，例如单晶衬底或者绝缘体上硅(SOI)衬底。此外，衬底可以由任何适当的材料构成，例如，但不限于，硅(Si)、蓝宝石(Al₂O₃)、碳化硅(SiC)、砷化镓(GaAs)、以及磷化镓(GaP)。在一个实施例中，衬底是全局<100>定向的单晶硅衬底。