[发明专利]半导体结构以及凹槽形成蚀刻技术

权利要求书

1.一种晶体管，包括：

沟道层；以及

阻挡层，所述阻挡层包括包含第一半导体材料的第一层和包含第二半导体材料的第二层，其中所述第一层设置在所述第二层之上，其中相对于第二半导体材料，所述第一半导体材料可利用干法蚀刻工艺被选择性地蚀刻，并且其中至少在所述第一层中设置有栅极凹槽；以及

设置在所述栅极凹槽中的栅极。

2.根据权利要求1所述的晶体管，其中相对于在所述第二层上方和/或下方的层，所述第二半导体材料可利用湿法蚀刻工艺被选择性地蚀刻。

3.根据权利要求1所述的晶体管，其中所述栅极凹槽还设置在所述第二层中。

4.根据权利要求1所述的晶体管，其中所述第一半导体材料包括第一III-N半导体材料并且所述第二半导体材料包括第二III-N半导体材料。

5.根据权利要求4所述的晶体管，其中所述第一半导体材料包括其中x小于0.25的B_wAl_xIn_yGa_zN材料，并且所述第二半导体材料包括其中y大于0.5的B_wAl_xIn_yGa_zN材料。

6.根据权利要求5所述的晶体管，其中所述第一半导体材料包括GaN并且所述第二半导体材料包括AlN。

7.根据权利要求1所述的晶体管，还包括掺杂区以向所述沟道层提供载流子。

8.根据权利要求7所述的晶体管，其中所述掺杂区被极化掺杂，所述掺杂区包括n型掺杂剂或者包括p型掺杂剂。

9.根据权利要求7所述的晶体管，其中所述掺杂区在所述第一层中和/或在所述第一层上方和/或下方的载流子施主层中，其中所述掺杂区在所述栅极凹槽的外侧并且在所述晶体管的所述栅极与源极之间和/或在所述晶体管的所述栅极与漏极之间。

10.根据权利要求9所述的晶体管，其中所述掺杂区至少部分地在所述载流子施主层中，并且所述载流子施主层包含III-N半导体材料。

11.根据权利要求10所述的晶体管，其中所述载流子施主层包含与所述第一层相同的半导体材料。

12.根据权利要求1所述的晶体管，还包括在所述沟道层与所述第二层之间的带偏移层，其中所述带偏移层包含III-N半导体材料。

13.根据权利要求1所述的晶体管，其中所述阻挡层还包括包含第三半导体材料的第三层和包含第四半导体材料的第四层，其中所述第三层设置在所述第四层之上，并且其中相对于所述第四半导体材料，所述第三半导体材料可利用干法蚀刻工艺被选择性地蚀刻。

14.根据权利要求13所述的晶体管，其中相对于所述第三半导体材料，所述第四半导体材料可利用湿法蚀刻工艺被选择性地蚀刻。

15.根据权利要求13所述的晶体管，其中所述第一半导体材料与所述第三半导体材料为相同材料并且所述第二半导体材料与所述第四半导体材料为相同材料。

16.根据权利要求1所述的晶体管，其中相对于所述第二半导体材料，所述第一半导体材料可利用基于氟的干法蚀刻工艺被选择性地蚀刻，并且所述第二半导体材料可利用基于TMAH的湿法蚀刻工艺、基于KOH的湿法蚀刻工艺或数字蚀刻被蚀刻。

17.根据权利要求1所述的晶体管，其中所述晶体管还包括源极区和漏极区，并且其中所述栅极在所述源极区与所述漏极区之间。

18.根据权利要求17所述的晶体管，其中在所述栅极凹槽下方的所述阻挡层的厚度低于临界厚度使得所述晶体管为常断型晶体管。

19.一种半导体结构，包括：

包含第一半导体材料的第一层；以及

包含第二半导体材料的第二层，

其中所述第一层设置在所述第二层之上，其中相对于所述第二半导体材料，所述第一半导体材料可利用干法蚀刻工艺被选择性地蚀刻，并且其中至少在所述第一层中设置有凹槽。

20.根据权利要求19所述的半导体结构，其中相对于在所述第二层上方和/或下方的层，所述第二半导体材料可利用湿法蚀刻工艺被选择性地蚀刻。