[发明专利]用于补偿单端感测放大器中PVT变化的参考电路

权利要求书

1.一种半导体存储器件，该半导体存储器件包括：

-单端感测放大器(SA)电路，其用于读取从存储器阵列中选定的存储单元感测到的数据，所述感测放大器具有用于馈入参考信号(REF)的第一节点(N1)、耦接到位线(BL)的第二节点(N2)以及在感测操作期间负责放大所选定的存储单元的内容的感测晶体管(T2、T3)；

-参考电路(R)，其具有所述感测晶体管(T2、T3)的复制晶体管(T’2、T’3)，并且还包括调节网络(OP1、T’5；OP2)，所述调节网络被设计成使得每个复制晶体管都在稳定的操作点操作，并且其中，所述调节网络产生施加于所述感测放大器电路的控制电压。

2.根据权利要求1所述的半导体存储器件，其中，所述参考电路的所述调节网络被设计为将各个复制晶体管的所述操作点设置为等于在由所述感测放大器电路执行的所选定的存储单元的感测操作开始时相应感测晶体管的操作点，感测操作开始时的所述操作点在以下条件下限定，即，在所述位线上感测到的电压对应于在逻辑“1”被存储在所选定的存储单元的情况下在所述位线上感测到的电压与在逻辑“0”被存储在所选定的存储单元的情况下在所述位线上感测到的电压之间的平均值。

3.根据权利要求1所述的半导体存储器件，其中，由所述调节网络产生的所述控制电压被施加于所述参考电路中的复制晶体管(T’3)的一个端子(BG3’)并且施加于所述感测放大器电路中的相应感测晶体管(T3)的相应端子(BG3)。

4.根据权利要求1所述的半导体存储器件，其中，所述感测放大器电路和所述参考电路都具有第一电路分支和第二电路分支，所述分支中的每一个都具有串联连接的至少一个第一导电类型的第一晶体管(T1、T4；T’1、T’4)以及第二导电类型的第二导电晶体管(T2、T3；T’2、T’3)，其中，所述感测放大器电路的各个分支的所述第二晶体管(T2、T3)是感测晶体管，并且其中，所述参考电路的各个分支的所述第二晶体管(T’2、T’3)是所述感测放大器的各个分支的所述第二晶体管的复制晶体管。

5.根据权利要求4所述的半导体存储器件，其中，所述参考电路的所述调节网络包括第一调节回路(T’5、OP1)，所述第一调节回路被设计为将所述参考电路(R)中的所述第二分支的所述复制晶体管(T’2)的漏极电压保持在与在感测操作开始时所述数据线(BL)上的电压电平相对应的电压电平，条件是在感测操作开始时在所述位线上感测到的电压对应于由于所选定的存储单元中存储的逻辑“1”而将在所述位线上感测到的电压与由于所选定的存储单元中存储的逻辑“0”而将在所述位线上感测到的电压之间的平均值。

6.根据权利要求5所述的半导体存储器件，其中，所述感测晶体管和所述复制晶体管是具有第一控制栅极和第二控制栅极的双栅晶体管，并且其中，所述参考电路的所述调节网络包括第二调节回路(OP2)，所述第二调节回路被设计用来驱动所述第一分支的所述复制晶体管(T’3)的所述第二控制栅极(BG3’)，使得所述第一分支的所述复制晶体管(T’3)与所述第二分支的所述复制晶体管(T’2)之间的电流比在感测操作开始时等于所述第一分支的所述感测晶体管(T3)与所述第二分支的所述感测晶体管(T3)之间的电流比，条件是在所述位线上感测到的电压对应于由于所选定的存储单元中存储的逻辑“1”而将在所述位线上感测到的电压与由于所选定的存储单元中存储的逻辑“0”而将在所述位线上感测到的电压之间的平均值。

7.根据权利要求6所述的半导体存储器件，其中，所述第二调节回路产生被施加于所述参考电路的所述第一分支的所述复制晶体管(T’3)的所述第二控制栅极(BG3’)并且施加到所述感测放大器电路的所述第二分支的所述感测晶体管(T3)的所述第二控制栅极(BG3)的控制电压。

8.根据权利要求4至7中任一项所述的半导体存储器件，其中，所述参考电路的所述分支中的所述至少一个第一导电类型的第一晶体管(T’1、T’4)被布置为形成电流镜。

9.根据权利要求4至8中任一项所述的半导体存储器件，其中，所述复制晶体管(T’2、T’3)与相应的感测晶体管(T2、T3)具有相同的长度以及相同的宽度比。

10.根据权利要求1至9中任一项所述的半导体存储器件，所述半导体存储器件具有多个感测放大器电路，所述多个感测放大器电路被布置成感测放大器电路条带STSA。