[发明专利]碳化硅半导体装置及其制造方法

说明书

本公开基于2012年8月7日提出的日本申请第2012－174948号以及2013年7月29日提出的日本申请第2013－156393号，在此援用其记载内容。

技术领域

本公开涉及具有沟槽栅结构的纵型开关元件的碳化硅(以下称为SiC)半导体装置及其制造方法。

背景技术

以往，作为被用作开关元件的SiC半导体装置，提出了具有在沟槽内介有栅绝缘膜而形成了栅电极的沟槽栅结构的纵型功率MOSFET(例如参照专利文献1)。该纵型功率MOSFET通过对在沟槽内介有栅绝缘膜而形成的栅电极施加栅电压，在位于沟槽侧面的p型基区(base region)中形成反型(inversion type)沟道，在源电极与漏电极之间流过电流。

关于这样构成的纵型功率MOSFET的沟槽栅结构，如以下那样形成。在n^-型漂移层上形成了p型基区及n⁺型源区后，通过蚀刻形成将p型基区及n⁺型源区贯通的沟槽。并且，作为沟槽蚀刻时的损伤去除工序，在进行形成牺牲氧化膜后将牺牲氧化膜去除的牺牲氧化工序后，对沟槽的内壁面进行热氧化从而形成栅氧化膜。然后，在沟槽内的栅氧化膜的表面使多晶硅成膜后，进行图案化(patterning)而形成栅电极。通过这样的方法，形成沟槽栅结构。

但是，本发明者已了解到，在通过上述那样的方法形成沟槽栅结构的情况下，栅氧化膜的可靠性差。具体而言，已确认到，在沟槽端部漏电流增大。

现有技术文献

专利文献

专利文献1：日本特开2005－328013号公报

发明内容

本公开的目的在于，提供一种抑制漏电流的发生、栅氧化膜的可靠性更高的SiC半导体装置及其制造方法。

本公开的一个技术方案的碳化硅半导体装置的制造方法，是具备具有沟槽栅结构的反型的纵型开关元件的碳化硅半导体装置的制造方法，上述碳化硅半导体装置具备衬底、漂移层、基区、源区、沟槽、栅绝缘膜、栅电极、源电极以及漏电极。

上述衬底，由第1或第2导电型的碳化硅构成，主表面被设为(0001)面或(000－1)面，或相对于该各面具有偏轴角。上述漂移层形成在上述衬底之上，由与上述衬底相比设为低杂质浓度的第1导电型的碳化硅构成。上述基区形成在上述漂移层之上，由第2导电型的碳化硅构成。上述源区形成在上述基区的上层部，由与上述漂移层相比高浓度的第1导电型的碳化硅构成。上述沟槽从上述源区的表面形成到将上述基区贯通并到达上述漂移层的深度，侧壁面朝向(11－20)面或(1－100)面而形成。上述栅绝缘膜形成在上述沟槽的内壁面。上述栅电极在上述沟槽内形成在上述栅绝缘膜之上。上述源电极与上述源区及上述基区电连接。上述漏电极形成在上述衬底的背面侧。

在上述碳化硅半导体装置中，通过控制向上述栅电极的施加电压而在位于上述沟槽的侧面的上述基区的表面部形成反型的沟道区域，经由上述源区及上述漂移层，在上述源电极及上述漏电极之间流过电流。

在上述碳化硅半导体装置的制造方法中，通过蚀刻形成上述沟槽，在上述沟槽的形成后，不进行牺牲氧化，在上述沟槽的表面形成上述栅绝缘膜。

在上述碳化硅半导体装置的制造方法中，在沟槽的形成后不进行牺牲氧化而形成栅绝缘膜。因此，可以不受牺牲氧化的影响，能够抑制在沟槽栅结构中局部地产生漏电流，能够制造栅绝缘膜的可靠性更高的碳化硅半导体装置。

本公开的其他技术方案的碳化硅半导体装置的制造方法，是具备具有沟槽栅结构的反型的纵型开关元件的碳化硅半导体装置的制造方法，上述碳化硅半导体装置具备衬底、漂移层、基区、源区、沟槽、栅绝缘膜、栅电极、源电极以及漏电极。

上述衬底由第1或第2导电型的碳化硅构成，主表面被设为(0001)面或(000－1)面，或相对于该各面具有偏轴角。上述漂移层形成在上述衬底之上，由与上述衬底相比设为低杂质浓度的第1导电型的碳化硅构成。上述基区形成在上述漂移层之上，由第2导电型的碳化硅构成。上述源区形成在上述基区的上层部，由与上述漂移层相比高浓度的第1导电型的碳化硅构成。上述沟槽从上述源区的表面形成到将上述基区贯通并到达上述漂移层的深度，侧壁面朝向(11－20)面或(1－100)面而形成。上述栅绝缘膜形成在上述沟槽的内壁面。上述栅电极在上述沟槽内形成在上述栅绝缘膜之上。上述源电极与上述源区及上述基区电连接。上述漏电极形成在上述衬底的背面侧。