[发明专利]具备双稳态电路和非易失性元件的存储电路

权利要求书

1.一种存储电路，其特征在于，具备：

双稳态电路，其存储数据；

非易失性元件，其非易失性地存入被所述双稳态电路所存储的数据，将非易失性地存入的数据恢复至所述双稳态电路；和

控制部，在不从所述双稳态电路进行数据的读出或写入的期间比给定期间长的情况下，将存储在所述双稳态电路中的数据非易失性地存入，并且切断所述双稳态电路的电源，在不进行所述数据的读出或写入的期间比所述给定期间短的情况下，不进行存储在所述双稳态电路中的数据的非易失性的存入，而使所述双稳态电路的电源电压低于从所述双稳态电路进行数据的读出或写入的期间的电压。

2.根据权利要求1所述的存储电路，其特征在于，

所述控制部判定不从所述双稳态电路进行数据的读出或写入的期间比给定期间长还是短，

在判定为不从所述双稳态电路进行数据的读出或写入的期间比给定期间长的情况下，将存储在所述双稳态电路中的数据非易失性地存入，并且切断所述双稳态电路的电源，

在判定为不进行所述数据的读出或写入的期间比所述给定期间短的情况下，不进行存储在所述双稳态电路中的数据的非易失性的存入，使所述双稳态电路的电源电压低于从所述双稳态电路进行数据的读出或写入的期间的电压。

3.根据权利要求1或2所述的存储电路，其特征在于，

所述给定期间为如下期间以上的长度，该期间为：在所述给定期间的时间段使所述双稳态电路的电源电压较低的情况下的消耗电力与将数据存入所述非易失性元件以及使其恢复时的消耗电力相同的期间。

4.根据权利要求1～3中任一项所述的存储电路，其特征在于，

将从用于将数据存入所述非易失性元件的能量中减去在将数据存入所述非易失性元件的期间使所述双稳态电路的电源电压较低的情况下的能量而得到的能量设为E_store^SC、

将从用于从所述非易失性元件恢复数据的能量中减去在从所述非易失性元件恢复数据的期间使所述双稳态电路的电源电压较低的情况下的能量而得到的能量设为E_restore^SC、

将使所述双稳态电路的电源电压较低的情况下的消耗电流设为I_LS^NV、

将切断所述双稳态电路的电源的情况下的消耗电流设为I_L^SD、

将使所述双稳态电路的电源电压较低的情况下的电源电压设为V_sleep时，

所述给定期间为：(E_store^SC+E_restore^SC)/((I_LS^NV-I_L^SD)×V_sleep)以上。

5.根据权利要求1～4中任一项所述的存储电路，其特征在于，

所述非易失性元件的一端与所述双稳态电路内的节点连接，另一端与控制线连接。

6.根据权利要求5所述的存储电路，其特征在于，

所述非易失性元件通过在所述一端与所述另一端之间流过的电流来非易失性地存入被所述双稳态电路所存储的数据。

7.根据权利要求5或6所述的存储电路，其特征在于，

所述双稳态电路包含互补的第1节点以及第2节点，

所述非易失性元件包含：第1非易失性元件，一端与所述第1节点连接，另一端与所述控制线连接；和第2非易失性元件，一端与所述第2节点连接，另一端连接在与所述控制线之间。

8.根据权利要求1～7中任一项所述的存储电路，其特征在于，

所述存储电路具备：

MOSFET，其源极以及漏极在所述节点与所述控制线之间与所述非易失性元件串联连接；和

控制部，其使所述双稳态电路存储着数据的期间的所述控制线的电压，高于在将存储在所述双稳态电路中的数据非易失性地存入到所述非易失性元件的期间对所述控制线施加的最低的电压。

9.根据权利要求8所述的存储电路，其特征在于，

所述控制部，使所述双稳态电路存储着数据的期间的所述控制线的电压，高于将所述双稳态电路的电源切断的期间的所述控制线的电压。