[发明专利]可编程逻辑器件有效
| 申请号： | 201380022919.4 | 申请日： | 2013-04-15 |
| 公开（公告）号： | CN104247268B | 公开（公告）日： | 2016-10-12 |
| 发明（设计）人： | 黑川义元 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 叶晓勇;姜甜 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 可编程 逻辑 器件 | ||
1. 一种半导体装置，包括：
开关；以及
第一可编程逻辑元件和第二可编程逻辑元件,
其中，所述开关包括：
第二布线；以及
多个电路组，
所述多个电路组各包括：
第一布线；
第一晶体管,其中所述第一晶体管的栅极电连接到所述第一布线且所述第一晶体管的源极电连接到所述第二布线；以及
第二晶体管，其中所述第二晶体管的栅极电连接到所述第一晶体管的漏极，
所述多个电路组的所述第二晶体管的源极彼此电连接，
所述多个电路组的所述第二晶体管的漏极彼此电连接，
所述第一可编程逻辑元件电连接到所述多个电路组的所述第二晶体管的所述源极，
并且，所述第二可编程逻辑元件电连接到所述多个电路组的所述第二晶体管的所述漏极。
2. 根据权利要求1所述的半导体装置，
其中，所述多个电路组还各包括电容器和第三布线，
并且，所述电容器的一个电极电连接到所述第二晶体管的所述栅极且所述电容器的另一个电极电连接到所述第三布线。
3. 根据权利要求1所述的半导体装置，
其中，所述第一晶体管在沟道形成区中含有氧化物半导体，
并且，所述第二晶体管在沟道形成区中含有硅。
4. 根据权利要求1所述的半导体装置，
其中，所述多个电路组的个数为2。
5. 根据权利要求1所述的半导体装置，
其中，所述第二晶体管是p沟道晶体管。
6. 根据权利要求1所述的半导体装置，还包括第三晶体管，
其中，所述第三晶体管的源极电连接到所述多个电路组的所述第二晶体管的所述源极，
并且，所述第三晶体管的漏极电连接到所述多个电路组的所述第二晶体管的所述漏极。
7. 根据权利要求1所述的半导体装置，
其中，所述第一晶体管位于所述第二晶体管的上方。
8. 一种包括根据权利要求1所述的半导体装置的电子设备。
9. 一种半导体装置，包括：
开关；以及
第一可编程逻辑元件和第二可编程逻辑元件,
其中，所述开关包括：
第二布线；以及
多个电路组，
所述多个电路组各包括：
第一布线以及第三布线；
第一晶体管，其中所述第一晶体管的栅极电连接到所述第一布线且所述第一晶体管的源极电连接到所述第二布线；
第二晶体管，其中所述第二晶体管的栅极电连接到所述第一晶体管的漏极；以及
第三晶体管，其中所述第三晶体管的源极电连接到所述第二晶体管的漏极且所述第三晶体管的栅极电连接到所述第三布线，
所述多个电路组的所述第二晶体管的源极彼此电连接，
所述多个电路组的所述第三晶体管的漏极彼此电连接，
所述第一可编程逻辑元件电连接到所述多个电路组的所述第二晶体管的所述源极，
并且，所述第二可编程逻辑元件电连接到所述多个电路组的所述第三晶体管的所述漏极。
10. 根据权利要求9所述的半导体装置，
其中，所述第一晶体管在沟道形成区中含有氧化物半导体，
并且，所述第二晶体管及所述第三晶体管在沟道形成区中含有硅。
11. 根据权利要求9所述的半导体装置，
其中，所述多个电路组的个数为2。
12. 根据权利要求9所述的半导体装置，
其中，所述第二晶体管及所述第三晶体管都是p沟道晶体管。
13. 根据权利要求9所述的半导体装置，
其中，所述第一晶体管位于所述第二晶体管的上方。
14. 一种包括根据权利要求9所述的半导体装置的电子设备。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201380022919.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：针对LTE中的TDD的灵活特殊子帧配置
- 下一篇：一种车圈输送系统
