[发明专利]尤其通过平衡晶体管感测一对双信号线上的电压差的电路和方法

权利要求书

1.一种用于感测一对双信号线上的电压差的电路，所述一对双信号线包括第一信号线(BL)和与所述第一信号线互补的第二信号线(/BL)，所述电路包括：

-一对交叉联接的反相器，所述一对交叉联接的反相器布置于所述第一信号线和第二信号线之间，每个反相器具有上拉晶体管(T1、T2)和下拉晶体管(T3、T4)，所述上拉晶体管或下拉晶体管的源极分别连接至第一拉动电压信号(V_HIO)和第二拉动电压信号(V_H/IO)，

-解码晶体管(T11、T12)，所述解码晶体管具有分别联接至所述第一信号线和第二信号线中的一个的源极和漏极终端，以及由解码控制信号(CSL)控制的栅极，由此当所述解码晶体管被所述解码控制信号打开时，在所述第一信号线和第二信号线之间建立了短路，电流从所述第一拉动电压信号和第二拉动电压信号中的一个流过所述第一信号线和第二信号线，从而在所述第一拉动电压信号和第二拉动电压信号之间产生扰动，

其中所述解码晶体管、上拉晶体管和下拉晶体管是双栅极晶体管。

2.根据权利要求1所述的电路，其中第一拉动电压信号和第二拉动电压信号是第一上拉电压信号和第二上拉电压信号，并且所述上拉晶体管的源极连接至所述第一上拉电压信号和第二上拉电压信号。

3.根据权利要求2所述的电路，进一步包括脚踏开关晶体管，所述脚踏开关晶体管在所述下拉晶体管的源极和下拉电压源之间插入，所述脚踏开关晶体管由感测信号控制。

4.根据权利要求1所述的电路，制作于绝缘体上半导体衬底上，所述绝缘体上半导体衬底包括通过绝缘层与衬底分开的半导体材料的薄层，其中所述双栅极晶体管每个包括第一栅极和第二栅极，其中的一个栅极是形成于所述绝缘层下的衬底中的背栅。

5.根据权利要求1所述的电路，其中所述解码晶体管具有第一栅极和第二栅极，所述第一栅极由解码控制信号控制，所述第二栅极由平衡控制信号控制。

6.根据权利要求5所述的电路，其中所述电路制作于绝缘体上半导体衬底上，所述绝缘体上半导体衬底包括通过绝缘层与衬底分开的半导体材料的薄层，其中所述双栅极晶体管每个包括第一栅极和第二栅极，其中的一个栅极是形成于所述绝缘层下的衬底中的背栅，其中所述解码晶体管的第一栅极是背栅。

7.根据权利要求1所述的电路，其中每个反相器的上拉晶体管和下拉晶体管具有共有的漏极。

8.根据前述权利要求中的任意一项所述的电路，其中所述第一信号线和第二信号线是存储器单元阵列的位线。

9.一种半导体存储器，包括至少一个存储器单元的阵列以及至少一个根据权利要求8所述的电路。

10.一种用于感测一对双信号线上的电压差的方法，所述一对双信号线包括第一信号线和与所述第一信号线互补的第二信号线，所述方法包括打开根据权利要求1-7中的任意一项所述的电路中的解码晶体管的步骤，以及使用电流读出放大器或者电压读出放大器感测在所述第一拉动电压信号和第二拉动电压信号之间的电流差或电压差的步骤。