[实用新型]系统级芯片

权利要求书

1.一种系统级芯片，其特征在于，包括第一部分电路和第二部分电路，其中，

所述第一部分电路包括一个或多个SOC数字部件；

所述第二部分电路包括一个或多个SOC模拟部件；

所述第一部分电路和第二部分电路设置在不同的版图、裸片、芯片或者可编程器件上，所述第一部分电路和第二部分电路之间通过通信接口连接。

2.根据权利要求1所述的系统级芯片，其特征在于，所述第一部分电路和第二部分电路共享同一外部存储器。

3.根据权利要求2所述的系统级芯片，其特征在于，所述通信接口为SERDES接口，

所述第一部分电路包括：

第一SERDES接口；

第一通用SERDES数据链路层，与所述第一SERDES接口连接；

所述第二部分电路包括：

第二SERDES接口，与所述第一SERDES接口物理连接；

第二通用SERDES数据链路层，与所述第二SERDES接口连接；

内存控制器及物理层，与所述第二通用SERDES数据链路层连接，所述第二部分电路经由内存总线与所述外部存储器相连；

其中，所述第一部分电路通过申请所述内存总线的使用权，经由所述第一通用SERDES数据链路层、第一SERDES接口、第二SERDES接口、第二通用SERDES数据链路层、内存控制器及物理层以及内存总线访问所述外部存储器；所述第二部分电路通过申请所述内存总线的使用权，经由所述内存控制器及物理层以及内存总线访问所述外部存储器。

4.根据权利要求2所述的系统级芯片，其特征在于，所述通信接口为SERDES接口，

所述第一部分电路包括：

第一SERDES接口；

第一通用SERDES数据链路层，与所述第一SERDES接口连接；

内存控制器及物理层，与所述第一通用SERDES数据链路层连接，所述第一部分电路经由内存总线与所述外部存储器相连；

所述第二部分电路包括：

第二SERDES接口，与所述第一SERDES接口物理连接；

第二通用SERDES数据链路层，与所述第二SERDES接口连接；

其中，所述第一部分电路经由所述内存总线访问所述外部存储器；所述第二部分电路经由所述第二通用SERDES数据链路层、第二SERDES接口、第一SERDES接口、第一通用SERDES数据链路层以及内存控制器及物理层以及内存总线访问所述外部存储器。

5.根据权利要求3或4所述的系统级芯片，其特征在于，所述第一部分电路还包括：

片上总线，与所述第一通用SERDES数据链路层相连；

事务处理单元和计算单元，与所述片上总线相连，该事务处理单元和计算单元经由所述片上总线、第一通用SERDES数据链路层以及第一SERDES接口访问所述第二部分电路。

6.根据权利要求5所述的系统级芯片，其特征在于，所述事务处理单元包括中央处理器、数字信号处理器、计数器和/或看门狗，所述计算单元包括：图形计算单元、视频计算单元和/或加解密计算单元。

7.根据权利要求5所述的系统级芯片，其特征在于，所述第一部分电路还包括以下电路模块中的一个或多个：

ADCs/DACs数据流协议层，与所述第一通用SERDES数据链路层相连和片上总线相连：

高速接口应用层，与所述第一通用SERDES数据链路层和片上总线相连；

存储通信数字接口，与所述片上总线相连；

系统锁相环，产生第一数字逻辑驱动时钟以供所述第一部分电路中的其他电路模块使用。

8.根据权利要求7所述的系统级芯片，其特征在于，所述ADCs/DACs数据流协议层包括音频DAC的数据处理模块、视频ADC的数据处理模块和/或触摸屏的数据处理模块；所述高速接口应用层包括USB接口应用层、PCIe接口应用层、SATA接口应用层和/或HDMI接口应用层；所述存储通信数字接口包括SDMMC数字接口、UART数字接口和/或SPI数字接口。