[实用新型]一种高压变频器的四象限单元三相输入电压采样电路

说明书

技术领域

本实用新型涉及变频器研发应用技术领域，尤其涉及一种高压变频器的四象限单元三相输入电压采样电路。

背景技术

四象限单元的高压变频器功率单元模块作为高压变频器中功率输出的最重要部件，在能量回馈或者整流时要保持输入功率因数接近于1。这样，就对输入端的电流，电压相位进行精度采样提出了要求，传统上的采集方式如图1所示。

由图1可见，四象限单元的高压变频器前端移相变压器次级输出会因增加移相而设置电感，表现形式为变压器的次级漏感L0，由于L0的大小（2Mh-6mH）与单元输入电感L1(1mH-5mH)在大小上差异不大,那么输入电压采样波形将叠加前端开关在电感形成的分压电压。利用隔离降压将此高压波形幅度降低，再采用低通滤波器滤除此高压上叠加的开关波形，然后采用过零比较器得出每相的过零相位，送dsp做处理。

在实现上述四象限单元的高压变频器的三相输入电压采样的过程中，设计人员发现现有技术中至少存在如下问题：

采用的多重滤波电路复杂，会产生滤波相移，需要软件进行相位修正，增加了软件计算的难度；因滤波产生的相移精度跟电容器精度有关，而电容器的精度比较差（10%），使得板件调试时波形相移需要用电位器一一调准，增加了板件调试的难度，同时电位器的使用也增加了不可靠性。

实用新型内容

本实用新型的实施例提供一种高压变频器的四象限单元三相输入电压采样电路型的实施例采用如下技术方案：

本实用新型提供的一种高压变频器的四象限单元三相输入电压采样电路，该电路包括：隔离降压采样电路，比较器电路和锁相环电路；

所述隔离降压采样电路，用于对交流电压信号进行实时隔离降压处理；

所述比较器电路，用于对所述隔离降压处理后的带有开关纹波的输入交流信号经LC滤波后进行过零比较，获取在过零点处高频信号的相位信号；

所述锁相环电路，用于滤除所述获取到的在过零点处高频信号的相位信号的相位波形，保留其相位信息，再通过所述锁相环内部的自振荡产生所述保留的相位信息的高低电平，并将所述产生的相位信息的高低电平信号发送到信号处理系统。

其中，所述锁相环电路采用HC4046芯片及其外围电路。

需要说明的是，所述HC4046芯片的外围电路包括：FM解调电阻R1，振荡电阻R60和R63，振荡电容C12，滤波电容C1和电阻R32；

所述HC4046芯片的2脚为相位比较器Ⅰ的输出端；所述HC4046芯片的3脚为比较信号输入端；所述HC4046芯片的4脚压控振荡器输出端；所述HC4046芯片的5脚为禁止端，高电平时禁止，低电平时允许压控振荡器工作，设计接地允许压控振荡器工作；所述HC4046芯片的6和7脚外接振荡电容C12；所述HC4046芯片的8和16脚分别为电源的负端和正端；所述HC4046芯片的9脚为压控振荡器的控制端；所述HC4046芯片的10脚解调输出端，外接R1用于FM解调；所述HC4046芯片的11和12脚外接所述振荡电阻R60和R63；所述HC4046芯片的14脚信号输入端；

所述比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经所述电阻R32及滤波电容C1滤波后得到一控制电压Ud，将所述Ud加至压控振荡器VCO的输入端所述HC4046芯片的9脚。

本实用新型提供的一种高压变频器的四象限单元三相输入电压采样电路，通过所述锁相环电路，滤除所述获取到的在过零点处高频信号的相位信号的相位波形，保留其相位信息，再通过所述锁相环内部的自振荡产生所述保留的相位信息的高低电平，并将所述产生的相位信息的高低电平信号发送到信号处理系统。采用本实用新型不但可有效降低软件计算难度，还可避免板件调试中利用RC滤波复杂的电位器相位调节处理，缩短了单元控制板调试时间，提高了生产效率。

附图说明

图1为现有技术中高压变频器的四象限单元三相输入电压采样电路示意图;

图2为本实用新型实施例提供的一种高压变频器的四象限单元三相输入电压采样电路的示意图；

图3为本实用新型实施例提供的一种锁相环电路图。

具体实施方式

下面结合附图对本实用新型实施例提供的一种高压变频器的四象限单元三相输入电压采样电路进行详细描述。

如图2所示，为本实用新型提供的一种高压变频器的四象限单元三相输入电压采样电路，该电路包括：隔离降压采样电路201，比较器电路202和锁相环电路203；