[发明专利]一种位定时对称化的方法和装置

权利要求书

1.一种用于将装置耦合至总线的总线接口，所述总线允许多个装置相互通信，所述总线接口从所述总线接收比特流以及向所述总线发送比特流，所述总线接口包括：

位定时对称化部件，其被配置为通过取决于由所述比特流的隐性比特的传输而导致的延迟时间来延迟所述比特流的显性比特的传输，适配要在所述总线上传输的比特流。

2.如权利要求1所述的总线接口，其中所述位定时对称化部件进一步包括输入延迟滤波器，所述输入延迟滤波器被配置为延迟从所述比特流接收的输入信号以改进所述比特流的位定时。

3.如权利要求2所述的总线接口，其中所述输入延迟滤波器被配置为延迟给定的所接收的比特流的隐性到显性的沿。

4.如权利要求2所述的总线接口，还包括位定时逻辑部件，其中输入延迟滤波器被集成在位定时逻辑部件内，以及其中所接收的被延迟的所述输入信号在所述位定时逻辑部件内被延迟。

5.如权利要求2所述的总线接口，其中所述输入延迟滤波器进一步包括可配置的显性极限值和隐性极限值。

6.如权利要求1所述的总线接口，其中所述位定时对称化部件被配置为在下一比特时间的开始之前发送跟随在先前发送的显性比特之后的隐性比特。

7.如权利要求1所述的总线接口，其中所述位定时对称化部件被配置为将跟随在先前发送的隐性比特之后的显性比特延迟可配置的时间量。

8.如权利要求1所述的总线接口，其中所述总线系统是受控局域网（CAN）总线系统。

9.一种用于从总线接收比特流以及向总线发送比特流的总线系统，所述总线系统包括：

位定时对称化部件，其被配置为通过取决于由所述比特流的隐性比特的传输而导致的延迟时间来延迟所述比特流的显性比特的传输，适配要在所述总线上传输的比特流。

10.如权利要求9所述的总线系统，其中所述位定时对称化部件进一步包括输入延迟滤波器，所述输入延迟滤波器被配置为延迟从所述比特流接收的输入信号，以改进所述比特流的位定时。

11.如权利要求10所述的总线系统，其中所述输入延迟滤波器被配置为延迟给定的所接收的比特流的隐性到显性的沿。

12.如权利要求10所述的总线系统，还包括位定时逻辑部件，其中所述输入延迟滤波器被集成在所述位定时逻辑部件内，以及其中所接收的被延迟的所述输入信号在所述位定时逻辑部件内被延迟。

13.如权利要求10所述的总线系统，其中所述输入延迟滤波器进一步包括可配置的显性极限值和隐性极限值。

14.如权利要求9所述的总线系统，其中所述位定时对称化部件被配置为在下一比特时间的开始之前发送跟随在先前发送的显性比特之后的隐性比特。

15.如权利要求9所述的总线系统，其中所述位定时对称化部件被配置为将跟随在先前发送的隐性比特之后的显性比特延迟可配置的时间量。

16.如权利要求9所述的总线系统，其中所述总线系统是受控局域网（CAN）总线系统。

17.一种用于从总线接收比特流以及向总线发送比特流的方法，所述方法包括：

接收来自所述总线的比特流；

通过取决于由所述比特流的隐性比特的传输而导致的延迟时间来延迟所述比特流的显性比特的传输，适配要在所述总线上传输的比特流；以及

向所述总线发送所述比特流。

18.如权利要求17所述的方法，还包括延迟从所述比特流接收的输入信号以改进所述比特流的位定时。

19.如权利要求18所述的方法，其中所述输入延迟是用于给定的所接收的比特流的隐性到显性的沿。

20.如权利要求17所述的方法，其中所述比特流的对称化是在位定时逻辑部件内执行的，并且所接收的被延迟的所述输入信号是在所述位定时逻辑部件内被延迟。

21.如权利要求17所述的方法，其中对称化包括在下一比特时间的开始之前发送跟随在先前发送的显性比特之后的隐性比特。

22.如权利要求17所述的方法，其中对称化包括将跟随在先前发送的隐性比特之后的显性比特延迟可配置的时间量。