[发明专利]一种量测波形的电路

说明书

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种量测波形的电路。

背景技术

目前，由于大规模集成电路（Large Scale Integrated Circuit，简称LSI）随着存在大量的脉冲波动（temporal fluctuation），进而造成电路中的时钟信号（clock signal）极易产生抖动（jitter）现象，进而导致电路操作的不准确（incorrect action）。为了提高电路操作的准确性，需要精准的量测电路中时钟信号产生的抖动，但传统量测抖动（jitter）的方法均无法对产生的抖动进行定量量测（measure quantitatively），如：

·直接量测法（Direct measurement），其要求配置非常快的I/O（Require very fast I/O），并配备高量测精度的系统（high accuracy measurement system），才能实现对抖动的量测，但其成本高，不能对脉冲抖动进行定量的量测。

·数字计数器法（Digital counter），其要求配置单斜率（Single slope）模拟数字转换器（Analog to Digital Converter，简称ADC），但其量测的最小脉冲宽度（Minimum pulse width）要为100ps（即至少为一个时钟周期（clock period）），且设计难度很大。

·延迟线量测法（delay line），其要求配置一个或多个延迟线，且要求具有针对延迟线具有较为丰富的经验，尤其是对整体的布线技术（layout technique）要求很高，进而造成设计难度和成本都比较高。

上述的各种量测方法均需要使用高精度量测系统进行校准（Require high accuracy measurement system for calibration），进一步的增大工艺成本。

中国专利（公开号：CN101232333A）记载了一种时钟抖动量测方法和示波器，通过将待测时钟接入具有延迟触发功能的示波器的测试通道，并测量由于示波器的触发系统而导致的测量误差T0，设置示波器的触发方式为延迟模式，根据想要测量的抖动频率范围，调整延迟时间值T1；找到与触发时钟边沿CLK1相距时间间隔为T1的时钟边沿CLK2，量测CLK2边沿在触发电平位置上的最左和最右点间的时间间隔T2，设置作为时钟抖动值；进而消除了由于示波器的触发系统带来的测量误差，达到了简单而有效的减小时钟抖动测量误差的目的。

发明内容

针对上述存在的问题，本发明揭示了一种量测波形的电路，其中，所述电路包括：

待测时钟信号源、包含有串联的至少三个延迟单元的延迟阵列、边沿检测单元、上升沿检测单元和计数器；

所述待测时钟信号源提供时钟信号至所述延迟阵列的输入端；

所述延迟阵列的选择延迟输出端与所述边沿检测单元的检测信号输入端连接，所述延迟阵列的最大延迟输出端与所述边沿检测单元的基准信号输入端连接；

所述计数器通过所述上升沿检测单元与所述边沿检测单元的输出端连接；

其中，所述最大延迟输出端输出的最大延迟时钟信号的延迟时间大于等于所述时钟信号的周期。

上述的量测波形的电路，其中，所述延迟阵列还包括一选择器；

所述选择器分别与每个所述延迟单元的输出端连接，选择并输出延迟时钟信号至所述边沿检测单元的检测信号输入端。

上述的量测波形的电路，其中，每个所述延迟单元均包括两串联的反相器，且两串联的反相器连接的端点经另一反相器与所述选择器连接。

上述的量测波形的电路，其中，所述选择器包括一多路复用器，该多路复用器分别与每个所述延迟单元的输出端连接，并依次将每个所述延迟单元输出的延迟信号传送至所述边沿检测单元的检测信号输入端。

上述的量测波形的电路，其中，所述多路复用器按照延迟时间的大小顺依次将每个所述延迟单元的延迟信号传送至所述边沿检测单元的检测信号输入端。

上述的量测波形的电路，其中，所述边沿检测单元包括第一D触发器和第二D触发器；

所述选择延迟输出端通过串联的反相器分别与所述第一D触发器的D端及第二D触发器的D端连接；

所述最大延迟输出端分别与所述第一D触发器的CP端及第二D触发器的CP端连接。