[发明专利]新颖的嵌入式系统存储器的测试结构及方法

权利要求书

1.一种嵌入式系统存储器的测试结构，内嵌于SoC芯片中，其特征在于，包括CPU、控制器、系统总线、SPI接口和多路选择器，所述CPU通过所述系统总线与所述SoC芯片中的存储器阵列相连，所述控制器通过所述SPI接口与外部测试机相连，所述存储器阵列包括多个SRAM和ROM，所述系统总线连接所述多路选择器的一个输入端，所述多路选择器的输出端连接所述SRAM阵列中的一个SRAM。

2.如权利要求1所述的嵌入式系统存储器的测试结构，其中所述多路选择器的输出端连接的所述SRAM的地址为0。

3.如权利要求2所述的嵌入式系统存储器的测试结构，其中所述多路选择器的另一个输入端连接所述控制器。

4.如权利要求3所述的嵌入式系统存储器的测试结构，其中所述控制器是时序转换电路，用于将SPI时序转换为SRAM时序。

5.如权利要求4所述的嵌入式系统存储器的测试结构，其中所述SPI接口是SPI Slave外部接口。

6.如权利要求5所述的嵌入式系统存储器的测试结构，其中所述SPI Slave外部接口和所述外部测试机之间具有4个接线，分别连接所述SPI Slave外部接口的引脚SPICS、引脚SPICLK、引脚MOSI和引脚MISO。

7.如权利要求6所述的嵌入式系统存储器的测试结构，其中所述引脚SPICS为输入引脚，所述引脚SPICLK为输入引脚，所述引脚MOSI为输入引脚，所述引脚MISO为输出引脚。

8.一种的嵌入式系统存储器的测试方法，用于如权利要求7所述的嵌入式系统存储器的测试结构，其特征在于，包括

步骤（301）所述外部测试机准备测试程序；

步骤（302）所述外部测试机将所述SoC芯片设置为存储器测试模式；

步骤（303）所述外部测试机将所述测试程序发送到所述SoC芯片；

步骤（304）所述控制器接收所述测试程序，并将其保存在所述零位SRAM中；

步骤（305）所述外部测试机对所述SOC芯片进行复位操作，继而所述CPU从所述零位SRAM运行所述测试程序；

步骤（306）所述控制器向所述外部测试机输出测试结果，所述测试结果为测试通过或测试失效。

9.如权利要求8所述的嵌入式系统存储器的测试方法，其中还包括：

步骤（307）如果所述步骤（306）中的测试结果为测试失效，所述控制器向所述外部测试机输出测试信息。