[发明专利]用于同步降压型变换器的过零检测电路及检测方法

权利要求书

1.一种用于同步降压型变换器的过零检测电路，其特征在于：包括状态判定电路、逻辑电路、加减计数电路、数模转换电路和过零比较器，

状态判定电路，对降压变换器的同步管的漏极电压进行采样，并与一基准电压进行比较，输出用于表征同步管的体二极管是否导通的状态数字信号；

逻辑电路，其输入端接入状态数字信号，并将状态数字信号转换后输出计数指令；

加减计数器，其输入端接入计数指令，执行相应的计数指令后，输出数值信号；

数模转换电路，其输入端接入数值信号，通过数模转换后，输出与数值信号对应的校正模拟信号；

过零比较器，分别接入校正模拟信号和同步管漏极电压，二者比较后输出过零比较信号，过零比较信号接入降压变换器的驱动电路。

2.根据权利要求1所述的用于同步降压型变换器的过零检测电路，其特征在于：所述状态判定电路包括第一比较器，第一比较器用于对降压变换器同步管的漏极电压与基准电压进行比较。

3.根据权利要求2所述的用于同步降压型变换器的过零检测电路，其特征在于：所述的过零检测电路还包括时序逻辑电路，其输入端接入由降压变换器驱动电路产生的第一时序信号，输出分别表征第一比较器和逻辑电路工作时序的第二时序信号和第三时序信号，所述第二时序信号和第三时序信号分别接入第一比较器和逻辑电路；第一时序信号同时接入加减计数器。

4.根据权利要求2所述的用于同步降压型变换器的过零检测电路，其特征在于：所述的过零检测电路还包括时序逻辑电路，其输入端接入由降压变换器驱动电路产生的第一时序信号，输出分别表征第一比较器、逻辑电路和加减计数器工作时序的第二时序信号、第三时序信号和第四时序信号，所述的第二时序信号、第三时序信号和第四时序信号分别接入第一比较器、逻辑电路和加减计数器。

5.根据权利要求3所述的用于同步降压型变换器的过零检测电路，其特征在于：所述的逻辑电路包括一D触发器，D触发器的D端接高电平，其时钟端接入状态数字信号，其清零端接入第三时序信号，输出端输出计数指令至加减计数器。

6.根据权利要求4所述的用于同步降压型变换器的过零检测电路，其特征在于：所述的逻辑电路包括一RS触发器，状态数字信号接入RS触发器的S端，第三时序信号接入RS触发器的R端，RS触发器的输出端输出计数指令至加减计数器。

7.根据权利要求1或2所述的用于同步降压型变换器的过零检测电路，其特征在于：所述的数模转换电路包括数模转换模块和平衡模块，所述的平衡模块包括一电阻，电阻一端通入直流电流源，并与数模转换模块连接,另一端接地；所述直流电流源的电流方向与数模转换模块中的电流方向相反。

8.一种用于同步降压型变换器的过零检测方法，其特征在于：包括以下步骤：

设置加减计数器的初始值，将该初始数值信号输入至数模转换电路，由数模转换电路经数模转换后输出初始校正模拟信号；

过零比较器在初始阈值点过零触发，关断同步管，设定一基准电压与同步管漏极电压进行比较，根据比较结果判断同步管的体二极管是否导通；

将表征同步管的体二极管是否导通的状态数字信号通过逻辑电路转换产生相应的计数指令；

所述计数指令输入加减计数器，由加减计数器执行该计数指令，作加一或减一的运算，输出用于表征失调校正量二进制数值信号；

将二进制数值信号经数模转换电路转换后，得到表征实际失调校正量的校正模拟信号；

将校正模拟信号和同步管漏极电压分别输入过零比较器，二者比较后输出过零比较信号，过零比较信号接入降压变换器的驱动电路，经驱动电路关断同步管，进入下一周期的过零检测。

9.根据权利要求8所述的用于同步降压型变换器的过零检测方法，其特征在于：采用三个时序信号分别输入第一比较器、逻辑转换电路和加减计数器，以控制第一比较器、逻辑转换电路和加减计数器的工作时序：第一比较器的使能端在相应时序信号的控制下在每一周期的特定时间内进行采样，相应时序信号使加减计数器在特定时间内开通计数，逻辑电路则在相应时序信号的作用下进行逻辑转换，在计数完成后，控制逻辑电路的相应时序信号保持延时一段时间后，再对计数指令清零。

10.根据权利要求8所述的用于同步降压型变换器的过零检测方法，其特征在于：所述的数模转换电路包括数模转换模块和平衡模块，所述的平衡模块包括一电阻，电阻一端通入直流电流源，并与数模转换模块连接,另一端接地；所述直流电流源的电流方向与数模转换模块中的电流方向相反。