[发明专利]存储器的集成电路及其操作方法

权利要求书

1.一种存储器的集成电路，包括：

一第一数据驱动电路，耦接一第一节点，用以输出一第一数据电压至该第一节点，该第一节点的电压电平包括一第一电平以及一第二电平；以及

一传输晶体管，耦接于该第一节点与一第二节点之间，该第二节点的电压电平为一第三电平或一第四电平；

其中，该集成电路采用数据驱动电路与接收特定偏压电平的传输晶体管，该传输晶体管于接收一偏压电平时，相当于仅将特定的数字值传输至另一节点，即当该传输晶体管接收一偏压电平且该第一节点的电压电平为该第一电平时，该传输晶体管使该第二节点的电压电平被设定为该第三电平，该第三电平系接近或等于该第一电平，当该传输晶体管接收该偏压电平且该第一节点的电压电平为该第二电平时，该第二节点的电压电平系独立于该第一节点的电压电平。

2.根据权利要求1所述的集成电路，其中该第一数据驱动电路包括：

一第一闩锁器，用以储存该第一数据电压于一第三节点，并储存反相的该第一数据电压于一第四节点；

一第一晶体管，具有一第一端、一第二端以及接收一第一控制讯号的一第三端，该第一晶体管的该第一端以及该第二端分别耦接于该第三节点与该第一节点，当该第一控制讯号为致能，储存于该第三节点的该第一数据电压被输出至该第一节点；以及

一第二晶体管，具有一第一端、一第二端以及接收一第二控制讯号的一第三端，该第二晶体管的该第一端以及该第二端分别耦接于该第四节点与该第一节点，当该第二控制讯号为致能，储存于该第四节点的反相的该第一数据电压被输出至该第一节点。

3.根据权利要求1所述的集成电路，更包括一感测电路，受控于该第二节点的电压电平，并耦接于该第二节点；

其中，当该第二节点的电压电平为该第四电平，该感测电路产生一电流路径而使该第一节点的电压电平被设定为该第一电平，当该第二节点的电压电平为该第三电平，该感测电路中断该电流路径。

4.根据权利要求3所述的集成电路，更包括一第二数据驱动电路，耦接于该第一节点，用以输出一第二数据电压至该第一节点。

5.根据权利要求1所述的集成电路，其中该偏压电平的大小介于该传输晶体管的一个阈值电压至两个阈值电压之间。

6.一种存储器的集成电路，包括：

一第一数据驱动电路，耦接一第一节点，用以输出一第一数据电压至该第一节点，该第一节点的逻辑电平包括一第一逻辑电平以及一第二逻辑电平；以及

一传输晶体管，耦接于该第一节点与一第二节点之间，该第二节点的逻辑电平为一第三逻辑电平或一第四逻辑电平；

其中，该集成电路采用数据驱动电路与接收特定偏压电平的传输晶体管，该传输晶体管于接收一偏压电平时，相当于仅将特定的数字值传输至另一节点，即当该传输晶体管接收一偏压电平且该第一节点的逻辑电平为该第一逻辑电平时，该传输晶体管使该第二节点的逻辑电平被设定为该第三逻辑电平，该第三逻辑电平系接近或等于该第一逻辑电平，当该传输晶体管接收该偏压电平且该第一节点的逻辑电平为该第二逻辑电平时，该第二节点的逻辑电平系独立于该第一节点的逻辑电平。

7.一种集成电路的操作方法，包括：

提供一集成电路，该集成电路包括一第一数据驱动电路以及一传输晶体管，其中该第一数据驱动电路耦接一第一节点，用以输出一第一数据电压至该第一节点，该第一节点的电压电平包括一第一电平以及一第二电平，该传输晶体管耦接于该第一节点与一第二节点之间，该第二节点的电压电平为一第三电平或一第四电平；

该集成电路采用数据驱动电路与接收特定偏压电平的传输晶体管，该传输晶体管于接收一偏压电平时，相当于仅将特定的数字值传输至另一节点；

当该传输晶体管接收一偏压电平且该第一节点的电压电平为该第一电平时，该传输晶体管使该第二节点的电压电平被设定为该第三电平，该第三电平系接近或等于该第一电平；以及

当该传输晶体管接收该偏压电平且该第一节点的电压电平为该第二电平时，该第二节点系独立于该第一节点的电压电平。