[发明专利]一种0.1～5GHz超宽带CMOS功率放大器

说明书

技术领域

本发明涉及互补型金属氧化物半导体(CMOS)射频功率放大器和集成电领域，特别是覆盖面向行业专网频段应用的一种超宽带CMOS射频功率放大器。

背景技术

手机、无绳电话、射频标签(RFID)、无线局域网(WLAN)等无线通信市场的快速发展，不断推动射频前端收发器向高集成、低功耗、结构紧凑、价格低廉的方向发展。越来越多的单片射频收发通信系统采用价格低廉且相对成熟可靠的CMOS工艺设计实现，这就要求越来越多的通信系统子模块在保证高性能的同时务必采用CMOS工艺进行设计，从而实现高度集成、成本低廉、性能可靠的单片射频通信系统。

功率放大器(简称功放，英文缩写PA)是无线发射器中必不可少的子模块，也是整个发射机中耗能最多的部件，输出功率一般比较大。现代通信技术为了提高频谱利用率，普遍采用同时调幅调相的技术，要求功放有很好的线性度；通信的移动特性要求功放的功率效率尽可能地高。

CMOS射频功率放大器是目前CMOS射频集成电路设计中的瓶颈，主要设计难点在于：

1.高功率实现的难点。同GaAs工艺相比，CMOS工艺的晶体管具有较低的击穿电压和较高的膝点电压，从而限制了晶体管漏极输出电压摆幅，进而限制了单一晶体管的功率容量。为了获得较高的功率输出，典型的解决方案会将多个CMOS晶体管平行排列（parallel configuration），以提高功率容限，但是却因此增加了栅源电容，总而降低了输入阻抗，增大输入电路的阻抗匹配的设计难度，同时，采用此结构的晶体管放大器的最佳输出负载阻抗非常小，需要通过额外的输出阻抗匹配网络进行输出电路的阻抗匹配设计，因此也增大了输出电路的阻抗匹配设计难度。尤其是当输出功率大于100mW时，将晶体管输出电路的低阻抗变换到50欧姆时，功率转换效率较低，输出功率也会因此降低，功放效率也会降低。

2.超宽带指标实现的难点。随着通信系统对收发数据的高速率需求的增加，通信信道的带宽不断增加，这就要求通信系统的工作带宽不断增加，从而对通信系统的末级功率放大器设计的带宽指标提出了新的要求和挑战。在射频功率放大器的设计过程中，受晶体管增益带宽积的影响，设计者总是要在功放带宽和功率增益这两个指标间进行折中。增加功率放大器带宽的较常见的解决方案为行波管功率放大器（Traveling Wave PA），但是需要消耗大量的芯片设计面积及功率效率较低。

另有宽带解决方案采用Cascode结构、distributed结构（有源变压器分布式结构），和堆叠FET（堆叠式FET）结构等。堆叠式结构的晶体管纵向排列（series configuration），用以提高输出电压摆幅，最佳输出负载阻抗也得到了提升，使输出电路阻抗匹配更加容易实现，同时，输入电路阻抗维持恒定，从而避免了输入、输出匹配网络带来的功率损耗，提高了电路的效率。但是，传统的基于CMOS工艺的单级堆叠结构存在如下的问题：1）功率增益较低2）超宽带输入匹配难度较大3）高频增益衰退严重。

目前，频率在0.1～1.2GHz范围内的宽带无线接入设备主要用于行业专网，但是行业专网的频点和带宽种类繁多，标准不统一。同时覆盖1.2GHz～5GHz用于商用及民用领域的通信系统种类更多。为了降低设计成本，提高电路通用性，超宽带功率放大器的需求越来越迫切。然而，目前覆盖行业专网频段所用的射频前端芯片多数被国外公司所垄断，超宽带功率放大器电路也亦如此。行业专网核心器件应用国外芯片还存在诸多问题。因此，我们需要具有自主知识产权的射频前端芯片，其中最重要的电路模块就是超宽带功率放大器。

相对于其它无线收发组件，大功率、高线性、高效率是功率放大器的基本设计要求。目前很多商用功放使用GaAs器件，但是，GaAs器件比CMOS Si器件造价高，且混合工艺做成的系统体积比较大，而流行的片上系统要求功放能和其它射频前端组件、基带电路、DSP电路等用主流的CMOS工艺集成在同一芯片上，以减小体积、降低造价、增加系统可靠性。由于它的低成本、小面积、高集成度以及低功耗等优点，CMOS技术在超宽带功率放大器领域越来越受到人们的关注。在CMOS射频前端中，低噪声放大器、混频器、滤波器、放大器的研究和设计比较成熟，而宽带、高效率、高线性的深亚微米CMOS射频功率放大器仍然是CMOS片上系统最难实现的组件之一。